BuffaloII用LVDS_I2Sおよびクロック基板3

こちらも昨年8月から保留状態であったBuffaloII用の（HDMI)LVDS_I2Sおよびクロック基板を１からパターン引き直しました。

　主な修正点は下記

　・レギュレーターをフィデリックスのローノイズ3端子レギュレータからTPS7A47へ
　・HDMIコネクタをBuffaloIIの短辺側から長辺側に移動
　・回路構成の変更　クロックもアイソレータ経由に
　・I2Sの各信号をFFでリタイミングしない出力コネクタ追加

　BuffaloII用LVDS-I2S_Rx_CLK基板A面

BuffaloII用LVDS-I2S_Rx_CLK基板B面

　BuffaloII用LVDS-I2S_Rx_CLK基板A面3D

　BuffaloII用LVDS-I2S_Rx_CLK基板B面3D

BuffaloII用LVDS_I2Sおよびクロック基板2

 BuffaloII用LVDS_I2Sおよびクロック基板のパターンを作成しており、大体出来ました。

　回路構成を、前回アップした回路構成図より少し見直し、I2CのアイソレータをES9018用とSi5326用を分けることにしました。
　また、DSDダイレクト再生用にも使えるようにBuffaloII用とは別にDSD-LとDSD-R信号端子を追加し、Si5326のセカンダリ入力が余っていたのでBCLKを接続していましたが、パターン配線が厳しいので止めました。

　BuffaloIIの上に重ねて実装します。このためBuffaloIIのスペーサー用の穴4個の内のデジタルイン側の2個と同じ位置にスペーサー用の穴を設けてあります。

　電源は、リフローが厳しそうなこともありEnpirion EN6300は見送り、フィデリックスのローノイズ3端子レギュレータにしました。

　50mm×50mmに収めるため、またまた結構配線が込みいってしまいました。
　リフローハンダ付けにしたいのですが、DesignSparkからリフロー用のステンシルを吐き出す手段が見つかっておらず断念して手付になる可能性大です。

 BuffaloII用LVDS_I2Sおよびクロック基板　A面

 BuffaloII用LVDS_I2Sおよびクロック基板　B面

 BuffaloII用LVDS_I2Sおよびクロック基板　3D　A面

 BuffaloII用LVDS_I2Sおよびクロック基板　B面

ジッタクリーナー+クロックマルチプライヤ Si5326 - Si5317から変更

BuffaloII用LVDS_I2Sおよびクロック基板の ジッタクリーナーとしてSi5317 を選択していましたが、HDMI-I2Sケーブル収容に周波数選択（90.3168MHz/98.304MHｚ）信号とReset信号の２つを収容するのに難があるのが気になっていましたが、Pin制御であるSi5317からI2C制御（SPIも可）のSi5326に変更してHDMI-I2SケーブルにはI２Cに2本だけですむように変更しようと思います。


ジッタクリーナーとしての特性がSi5717の方が良いと勘違いしていましが、見直すと基本同じ特性だったことと、I2C制御になるのでその作りこみ分面倒になるのをきらっていましたが、Si5326のレジスタ設定値自体はDSPLLsimという設定ツールで生成してくれるので、それほど面倒でもなさそうです。逆にDSPLLsimを使わないと設定値が分からないレジスタも存在するようです。

DSPLLsim

Si5317の場合は入力クロックとして90.3168MHz/98.304MHｚをHDMI-I2Sケーブルで伝送することが前提となりますが、Si5326はクロック逓倍機能もあるため、22.5792MHz/24.5760MHzまたはそれ以下のクロックを選択可能なので、22.5792MHz/24.5760MHzに変更します。
Si53xxシリーズの場合、90.3168MHzと98.304MHｚの切り替え時、一旦出力停止するらしく、その切り替え時間も気になりますが、実際使って調整してみるしかなさそうです。

BuffaloII用LVDS-I2Sおよびクロック基板回路v2

上図が変更後のLVDS-I2Sおよびクロック基板の回路構成です。
変更点は、
・Si5317をSi5326にチェンジ
・HDMI-i２sケーブルの伝送クロックを22.5792MHz/24.5760MHz
・i2cのラインをSi5326にも接続
・90.3168MHz/98.304MHｚ選択とResetラインおよびそのアイソレータの削除
　（クロック選択とリセットはi2cによるレジスタ制御に切り替え）
・予備でSi5326へBCKを引き込み


　Si5317とSi5326は同じパッケージでピン収容も共通性が高いので、パターンをどちらでも使えるようにすることも可能そうですが、結構面倒そうなので止めておくつもりです。

BuffaloII用LVDS_I2Sおよびクロック基板

ジッタクリーナー　Si5317採用を反映してBuffaloII用のLVDS-I2S受信基板を見直ししました。

I2SのData/LRCK/BCKについては、従来と基本同じですが、FFを置いてSi5317でジッタクリーニングした90.3168MHz/98.304MHｚでリタイミングすることにしました。

　Data/LRCK/BCKと90.3168MHz/98.304MHｚの位相は、お気楽さんのジッタクリーナ基板のようにINC/DECピンを使って調整する方法もありますが、MatrixSW内のFPGAの内蔵PLLでData/LRCK/BCKの位相を変えて位相調整することを想定しています。理由は単純にハード規模およびMatrixSWとの信号線も増えないようにするためです。

　I2CもMatrixSW側から制御出来るようにI2CのアイソレータAUDM1250を介してES9108と接続。

 BuffaloII用LVDS-I2Sおよびクロック基板回路

Si5317については、モードピンによるハード設定ですが、調べた結果下記の設定にすることとして、上図の回路図に反映させました。

ほとんど固定値で良いのですが、90.3168MHz/98.304MHｚの切り替えだけは必要になります。これはMatrixSW側から制御するため、HDMI信号のCECをその切替に割り当てます。ここで想定していなかったこととしてモード切り替えしたらリセットをアサートしてあげないといけないことがわかりましたが、HDMI端子がもう1ピン必要になってしまいました。余っているピンはHOTだけで、使えるかどうかイマイチ不安ですが、このピンをリセット信号に割り当てることにしまして、同じくMatrixSWから制御します。

Si5317　各ピンの処理

ジッタクリーナー Si5317

　BuffaloIIのSCKにはBCLKと同期した90.3168MHz/98.304MHｚを入れるため、CS2000　＋　CDCE913　の構成でHDMI(LVDS）で　22.5792MHz/24.576MHzクロックをとばし、CS2000でジッタクリーニングしてCDCE913で90.3168MHz/98.304MHｚに逓倍してES9018のSCKに突っ込む予定でしたが、CXOをNZ2520SD　22.5792MHz/24.576MHzからSi590系にすることにしたので、90.3168MHz/98.304MHｚが選べるようになり、90.3168MHz/98.304MHｚを HDMI(LVDS） でとばしてジッタクリーナーできれいにするほうが、簡単でもしかするとこちらのほうが特性良いような気がします。

　ということで、ジッタクリーナーとして、Silicon Laboratories　Si5317を使うように変更します。

　お気楽さんがジッタクリーナー基板で使われているので、いろいろと参考になりそうです。
　また、On Age Audioさんの試験では、CS2300よりSi5317の方が特性が良い結果が取れています。にしてもジッタクリーナなしのCaprice（ES9018）のほうが良い結果なのでES9018に適用についてはどうなることやらですが..


　元の案の方が、HDMI（LVDS)伝送区間のクロック周波数が1/4は低くできるところは有利ですが、BuffaloII側のチップ構成が、LVDSレシーバー⇒CS2000⇒CDCE913⇒ES9108と経由チップ点数が多くなり、CS2000とCDCE913の制御をI2Cでしてあげなければなりませんが、新案では、Si5317（LVDS受信可）⇒ES9018のみになり、制御はモードピン設定。90.3168MHz/98.304MHｚの切り替えにより周波数レンジの指定を曲毎に制御して上げる必要があります。これについてはHDMIのCECピンが余っているのでこの線を利用してMatrixSW側から制御する予定です。


　ちなみに、Si5317の水晶は、AN591　CRYSTAL SELECTION FOR THE Si5315, Si5317　...によれば、114.285 MHｚのクリスタルが最も良いようで、逆に良くないのは、出力周波数と整数比の周波数のクリスタル（例：出力周波数　98.304MHｚ時に24.576MHzのクリスタル）とのことのようです。


　ES9018のSCKとBCKもこのケースに該当するかも知れないと最初は思っていて、SCKにBCKに同期したクロックをつっこむことは全く考えていなかったのですが、仕組みは全く異なるようで、SCKとBCKが同期関係にあれば、Lowestでも安定して動作できるとわかり、今では同期させる構成ですすめています。


　また、AN591にはリファレンスクロックが切れた時、Holdover動作として周波数を維持するには、TCXO、OCXOをクリスタル入力に適用するのが良いとありますが、これはリファレンスが切れない限り関係無いのでクリスタル入力にTCXO,OCXOを使うことを考える必要性は全くないはずです。


　ただし、基準CXOのSi590について、TCXOやOCXOに変更することによる効果は、考えられると思います。






　

ポータブルDAP+DAC 6_POWボード組立

Powerボードが出来てきました。
早速組立してみましたが、いくつかミスってます。

・DCDC（CC3-0503Sx-E/CC3-0505Sx-E）のRCピンを-Vとショートしていない。
・DCDC（CC3-0503Sx-E/CC3-0505Sx-E）の-V出力ピンが5pinのところ4pinになっていた。
・MOSFET(IRF9204）が大きくてはみ出している。
これはある程度わかっていましたが、縦方向、横方向とも無理がありすぎました。
・端子間がスペース余裕がない

FusionPCBの場合50mm×50mmを超えると倍以上の価格になるため横方向を50mmに抑えようとしているのでどうしても無理しがちです。

また、まだ原因がつかめていませんが、過放電防止回路が動いていません。

ちょっとイマイチのところが多いので、PCB再設計しようかと思案中。

 Power ボード基板

 Power ボード　表面

Powerボード　裏面

　チップ抵抗は購入もれのため未実装

ポータブルDAP+DAC 5_CLKボード組立

クロックボードのハンダ付けが大体完了しました。
リフローを考えていましたが、DesignSparkからCratt　ROBOへのデータ受け渡し方法が不明のためあきらめて手付けにしてしまいました。


　DXFファイルの出力はできるのですが、ROBO Masteで開いても何も表示されないですし、Eagle時の出力ファイルと内容が明らかに異なります。
　リフローを考える場合、Eagleに戻らないとダメなのか???

Clockボード　表側

Clockボード　裏側

　とりあえず、CDCE913のモード設定をI2Cで行わないと使えないので、Arduinoから書き込み方法と、設定値、設定手順を調べて書き込みを進めます。

ポータブルDAP+DAC 4_CLKボード到着

クロックボードが到着しました。
今度は結構速く配送されました。

　Clock  + ISO ボード

こんな感じでBuffaloIIに載せます。

　BuffaloII+Clockボード

ポータブルDAP+DAC 3_CLKボード

　電源ボードに続き、クロック+アイソレータボードのパターンを作成しています。
　NZ2520SD - 22.579200M - NSA3449C(日本電波工業)＋CDCE913で、BuffaloII用のMCLKとDAP用のクロック（orFPGA用クロック）を生成。
　DAP用のクロック（orFPGA用クロック）はアイソレータで電源分離します。
　3.3VとCDCE913のコア電源1.8Vをレギュレータ（Fidelix　LZN7815）も実装。


　クロックラインが長くならないよう、BuffaloIIのCXOの上の空間にはめ込み実装します。

クロック+アイソレータボードパターン

クロック+アイソレータボード　3D

DAP+DAC構成　FPGAなし

　FPGAの実装が、まだ調整が必要そうなので、最初はFPGAは搭載せず、上図の構成で組立、後に下図の構成へ拡張することに変更しようと思っています。

　このため当初、NZ2520SD - 22.579200Mを直接BuffaloIIのMCLKに供給するつもりでしたが、CDCE913を搭載することにしました。

　QA350は多分11.2896MHzだと思われるので、分周が必要になりそうなので、それならデバイダを新たに選定するよりCDCE913載せてしまうという考えです。

　1.8V電源が必要になるのと、i2c制御が必要になるので、簡略化のため載せないことにしていましたが、復活することに...

　これによりBuffaloIIのMCLKに2倍、4倍等の周波数供給も対応できるようになります。

DAP+DAC構成　FPGAあり

Foobar200 dCS方式DSD対応

PCで音楽さんの記事を見てFoobar2000もdCS方式対応したことを知り、確認してみました。
残念ながら今のところうまく再生出来ません。
いくつか試しましたが、一番良い状態でノイズ混じりで、LOCKが外れたりしながら音楽がたまに鳴る状態です。HQ Player Desktop での再生の方はおしいところまで来ていますが、こちらは全然だめな状態です。

　foobar2000　foo_input_sacd　＝＞XMOS＝＞BuffaloIIでの再生時のI2SC波形

i2sの波形はDSD再生っぽく出ていますが、"H""L"の5連続以上が散見されます。XMOSのdCS方式対応バージョンでは、サンプルレート176.4kHzに指定するとDSD再生モードになるようなので、中身はPCMに変換されている可能性があります。


最新バージョン　foo_input_sacd-0.4.8.zipが昨日リリースされており、こちらをダウンロード。

Readmeがついており、下記の記述があります。



1. Register foo_dsd_asio.dll proxy (regsvr32 foo_dsd_asio.dll). If you run Windows x64 register foo_dsd_asio_x64.dll too. You need to be logged under administrative account.
2. In foobar configure foo_dsd_asio proxy by selecting appropriate DSD compatible ASIO driver and　DSD playback method.
3. Select foo_dsd_asio as the output device.
4. If playback is in DSD mode you should get samplerates 2822400 or 5644800 and silence on VU Meter.

、まず、  Register foo_dsd_asio.dll proxy の扱い方がよくわかりませんし、その後の設定も？？



とりあえず、foo_input_sacd.dll　をC:\Program Files (x86)\foobar2000\componentsに保存しfoobar2000を起動
foo_dsd_asio.dll　foo_dsd_asio_x64.dllは、C:\Program Files (x86)\foobar2000\componentsに保存しても受け付けてくれません。

foo_input_sacdは、dCS方式以外もサポートしていますが、その選択指定方法もよくわかりません。Readmeの手順がわかれば自然と解決するのだと思いますが...
　

Colorfly CK4 I2S BuffaloII接続 NGの原因

Colorfly CK4　I2S　をBuffaloIIに接続しても再生出来なかった原因らしいことがわかりました。


　Data Clock
   DATA_CLOCK must be 64*Fs for SERIAL, Fs for DSD modes, and is not required for SPDIF mode.


 と見逃していましたがES9018のデータシートに書いてありました。つまりSerial(I2S)の場合、LRCLK 1周期あたり SCLKは64Clockでなければならないということで、Colorfly CK4は32Clcokなのでこの条件を満たせないということで再生不可だったと考えて間違いないようです。　


　FPGAでフォーマット変換でもしない限り接続出来ませんね。orz

XMOSでdCS方式DSDネイティブ再生_ノイズがあるが再生確認

前回XMOSへのファイルダウンロードが失敗に終わり保留にしていましたが、、開発ツールのダウンロードは、その後試したらうまくできたので、開発ツールの更新から再度挑戦。


　前回実施したPC（Windows7　64bit)では、開発ツールを更新してもやはりNG。どこか設定がおかしくなってしまったようです。
　そこで別のPC（Windows7　32bit)に開発ツールをインストールして再確認。USBドライバも入っていなかったので、CEntrance Audio Driverをインストールし、XTAG-2に接続。前回と同じ手順で今度はダウンロード出来ました。


　XMOSのi2s出力をBufflaloIIに接続。（コネクタはないですが、スルーホールは設けてあるので、簡単に引き出せます）

HQ Player Desktop （Win7)　=>　XMOS　=>　BuffaloIIで再生

　HQ Player Desktop ASIO　=>　XMOS　=>　BuffaloII　の構成で再生をしてみましたが、全く音が出ません。BuffaloIIのLock LEDが再生を開始するとほとんど点灯しなくなり同期がとれていないようです。

　ロジアナで確認すると、SCLKの周波数は正しく2.8224MHzであり、I2S時はLRCLK、SDATAに相当するL/R各Chのデータも出ており、DSDモードで再生しようとしているようには見えます。

　しかし、L/R各Chのデータの"1"あるいは"0"パターンの連続が5クロック以上というパターンが頻出しています。これは、こちらのパターンでLockが外れる原因と考えられます。

　ノーマライズを掛けると、連続データがなくなるということなので、AudioGateでノーマライズをかけてみましたが、改善せず。再生するソースもいくつか試してみましたが同じでした。

　ふとHQPlayer Desktop ASIOではなく、HQPlayer Desktopのほうはどうかやってみると、こちらは音が出ました。HQPlayer Desktop ASIOの方が合っていそうなものですが、ASIOの方だとどうもデータが変換されてしまうようです。

　音は出るものの、おかしな音で鳴っています。I2Sのデータ伝送でエラーが出ているのかと配線を短くしてみましたが、全く症状は改善せず、配線をさわっても改善する気配がありません。

　伝送エラーではない、何か別の問題がありそうです。

　さて、現状のセッティングについて忘備録として

　

　・CEntrance Audio Driver　Setting　-176400HzにLockさせる。Lockさせておかないと勝手にかわる模様

 CEntrance Audio Driver　Setting　-176400HzにLock

HQ Player Desktop　2822400Hzで再生している

　・HQ Player Desktop　Settings Tab 

スピーカー（CEntrance　USB Audioを選択）

　　　Sample rate(/Limit)　176400　（他は未確認）

　　　DAC bits 24(Defaultでも）　少なくとも32にするとNG　

　　　Filter/Dithers　試した限りはどれでもOK

HQ Player Desktop　Settings Tab -スピーカー（CEntrance　USB Audioを選択）

　・HQ Player Desktop　DSDIFF/DSF Settings Tab

Direct playback type　　0xAA maker(dcS　spec）　他は試していないがdCSモードでは当然これのはず

　　　その他はどれでも問題なし

 HQ Player Desktop　DSDIFF/DSF Settings Tab

HQ Player Desktop （Win7)　=>　XMOS　DSD再生中の波形

 HQ Player Desktop ASIOでは、"0"パターン、"!"パターンの5連続以上が結構見られましたが、HQ Player Desktopでは、パッと見はありません。

　

ポータブルDAP+DAC 2_電源ボード

 ポータブルDAP+DAC用の過放電防止回路付き電源ボードのパターンを作成中。
DAC部用とFPGA用に2個の5V　DC-DC　TDKラムダのCC3-0505Sを搭載しています。
最初は、トランスの上のスペースを考えていましたが、ちょっと無理があるので、Lipo電池と一緒に立てて、DACなどの基板の横のスペースに入れる想定で引きました。

DC-DCを載せると基板の高さがケースぎりぎりなので、基板外枠とPadのクリアランスがほとんどとれていません。これでボードを作ってくれるか微妙ですが、とりあえずこれで出してみようと思います。

 電源ボード　パターン図　（ベタアースなし）

  

電源ボード　３D view＿Top側（赤いのがDC-DC)

電源ボード　３D view＿Bottom側

ポータブルDAP+DAC

DAPを Colorfly CK4 から QA550 に変更することにしましたが、それを受けるポータブルDACの構成を検討しています。

まず、DAC自体はBufflaloIIを使用しますが、MCLKは、I2Sと同期したクロックにします。また48kHzはあまり必要とは思えないので、44.1kHzに限定してしまおうと考えています。
ここでMCLKの周波数ですが、サンプリング周波数が44.1kHzならMCLKは22.5792MHzで十分です。88.2kHzまでと、DSDについても22.5792MHzでいけるはずです。
ということで、PLLクロックドライバを搭載して90.3168MHzを生成する方向で考えていましたが、22.579200M - NSA3449C(日本電波工業)をそのままMCLKに入れることにしようと思います。

ケースは今のところ、ぺるけ式FET差動バランス型ヘッドホンアンプ_モバイル版と同じタカチのKCS型フリーサイズケース　74.4mm×29.4mm×135mmを想定して、このケースに入ることを前提に検討。


　
　ちょっと微妙ですが、なんとかDE0-nanoが入りそうなので、入れる方向で考えています。約半年前から停止中のSDカードプレイヤー機能を搭載し、最終的にはQA550再生から内蔵SDカードでの再生に切り替えられればと...

　ポータブルDAP+DACブロック構成

　QA550と接続用のDHMIコネクタ＋LVDSドライバ ＋ アイソレータ、SDカードスロット、Aruduino pro miniを載せるIFボード、クロックとアイソレータボード、トランス+DCDC、過放電防止をのせたトランス＋Poewrボードの3種類の基板を作ることになる予定です。

Colorfly CK4 I2S BuffaloII接続 NG

Colorfly CK4　I2SをBuffaloIIに接続を試みて見ました。
Colorfly CK4　I2Sフォーマット確認で書いたように、Colorfly CK4のI2S出力は、16bitで今のところでいわゆるI2SなのかLeftJustificationなのかRightJustificationなのかはまだ不明ですが、HiFiDuinoのソース中のI2Sモード設定レジスタ初期値を書き換えて試験して見ました。


 Register 10 (0x0A) (MC1)
  |0|0| | | | | | |  24bit data
  |0|1| | | | | | |  20bit data
  |1|0| | | | | | |  16bit data
  |1|1| | | | | | |  32bit data (D)
  | | |0|0| | | | |  I2S (D)
  | | |0|1| | | | |  LJ
  | | |1|0| | | | |  RJ
  | | |1|1| | | | |  I2S (Not sure why two values for I2S)
  | | | | |1| | | |  Reserved for engineering; must be 1 (D)
  | | | | | |0| | |  Jitter Reduction Bypass
  | | | | | |1| | |  Jitter Reduction ON (D)
  | | | | | | |0| |  Deemph ON
  | | | | | | |1| |  Deemph Bypass (D) (can set auto deemph in Reg17)
  | | | | | | | |0|  Unmute DACs (D)
  | | | | | | | |1|  Mute DACs


I2Sのモード指定はレジスタ１0(0x0A)の上位4bitで制御するようになっており、bitサイズは16bitは確定のはずなので、16bit（10)とし、I2S/LJ/RJは各々確認して見ましたが、いずれの場合でも片側からノイズ混じりの音が聴こえるだけです。SYNC　LEDはきれいに点灯。
デフォルト設定（32bit I2S)でも同じような聴こえ方だったので、設定がうまく反映されていないのか？？今のところ何が悪いのか皆目検討がつきません...orz

exaU2IによるDSD再生と352.8kHz再生

exaU2IによるDSD再生と352.8kHz再生を確認して見ました。最初DSD再生はノイズだけになってしまいこれは難航するかもと思いましたが、比較的すんなり再生できました。

DSD再生はLRCKは使用しないで、PCM時の2系統（L/R2組）のDataラインとDCKを使用しますが普通にPCM再生構成にしていたためでした。

　DSD再生サポート前のドキュメントのため、exaU2I DIY Guideには、書かれていないようですが、exadevicesのblogには書かれています。

　つまりPCMとDSDの再生で接続を変えないとだめということになります。既存の回路で実現しているため、こうするしかないのでしょう。

　最終的にはFPGA経由させるつもりなので物理的に切り替える必要ななくなりますが、切り替え論理を入れる必要がありますし、dCS方式は1本のラインにL/R多重されていますので、両方サポートするとなるとモードを増やす必要があります。

exaU2I  ⇒ BuffaloII　DSD再生中

　DSD5.6MHzと2.4MHzのソースは、これ。

DSD5.6MHzと2.8MHｚサンプリングデータソース

ベートーヴェン:交響曲第6番ヘ長調 作品69 「田園」・「エグモント」序曲 作品84

　DSDの再生は、オリジナルのプレイヤーソフトexaSound loTech DIFF Playerのみでしか再生できないようです。しかし、PCM32bitのしくみを利用しているだけなので、その他のプレイヤーでも対応する作り込みを行えば再生できるようになると思います。まあ対応してくれるプレイヤーがでてくる可能性は低くそうですが....

　DSD 2.8MHz再生は、PCMの44.1kHz動作モードを2系統（L/R2組）でDACへ転送して実現しています。

DSD 2.8MHz再生中の　exaU2I Dashboard（左） 　　LED表示（右）

 DSD 2.8MHz再生中のexaSound loTech DIFF Player

　同じようにDSD 5.6MHz再生は、PCMの88.2kHz動作モードを2系統（L/R2組）でDACへ転送して実現しています。

DSD 5.6MHz再生中の　exaU2I Dashboard（左） 　　LED表示（右）

 DSD 5.6MHz再生中のexaSound loTech DIFF Player

352.8kHzの再生も確認できました。プレイヤーはfoobar 2000です。

 PCM 352.8kHz再生中の　exaU2I Dashboard（左） 　　LED表示（右）

ES9018のコントローラAKC-12

　Acko DACのAKC-12というI2C DACコントローラを買ってみました。BufflaloIIの制御に既に使われている人がちらほらいます。

 AKC-12

搭載マイコンはPIC18LF2580-I/SO

BufflaloIIの制御は基本的にはFPGA経由で制御するつもりでいるのですが、I2SのほうはアイソレーションをするつもりなのにI2Cは双方向信号なのでアイソレータデバイスを噛まし難い問題があり、通信中以外はリレーで分断するしかないかと考えています。

この問題回避と、BufflaloIIの調整は難しそうなので、簡単に変えられる環境として考えてみました。
BufflaloIIと穴位置が同じなのでスタックしやすそうです。このまま使うことにするかも。

Caprice-I2S と BuffaloII

　BufflaloIIの再生ができなくなった件は、結局元の接続方法に戻して解決としました。


　CapriceのPLLバンド幅、DN-HDMI4000ASからのTos接続ではLowestではロックが外れていましたが、MultiDACからの接続では、問題ないようです。

　DN-HDMI4000ASのクロック系がどうなっているかは不明ですが、多分HDMIからのデータを元にPLLで生成していると思われますので、CXOからの分周だけMultiDACとその差が出たものと推測します。

 　Caprice（Tos接続）　と　BuffaloII（I2S接続）で比較試聴してみました。
 　接続は下記のルートで、青字部分が異なります。
　
Caprice：
BDP-S370=HDMI=>DN-HDMI4000AS =TOS=> MultiDAC =ADAT=> PC =ADAT=>
MultiDAC =TOS=> Caprice =XLR=> CEC　AMP3300R ==> DYNAUDIO Contour 1.3

BufflaloII：
BDP-S370=HDMI=>DN-HDMI4000AS =TOS=> MultiDAC =ADAT=> PC =ADAT=>
MultiDAC =I2S=> BufflaloII+IVYIII  =RCA=> CEC　AMP3300R ==> DYNAUDIO Contour 1.3
　DACまでがTosとI2S。DACからアンプが、XLRバランスとRCAアンバランスと異なりますが現状はここまでしか一致させられません。

　まず、DACの出力レベルがかなり異なるようで、capriceよりBuffaloII+IVYIIIのほうが4dB程度低いようです。バランスとアンバランスの差も影響しているのでしょうか？
　だいたいですが、samplitudeの出力を同じぐらいになるように調整しました。

　Capriceのほうが幾分艶やかで音場が広く感じられます。ソロだとわかり易いですが、音数が増えると差がわかりにくくなります。
　通電しっぱなしにはしていますが、まだ数時間しか鳴らしていませんのでエージング後にまたということで。