NZ2520SD - 22.579200M - NSA3449C(日本電波工業)+CDCE913で、BuffaloII用のMCLKとDAP用のクロック(orFPGA用クロック)を生成。
DAP用のクロック(orFPGA用クロック)はアイソレータで電源分離します。
3.3VとCDCE913のコア電源1.8Vをレギュレータ(Fidelix LZN7815)も実装。
クロックラインが長くならないよう、BuffaloIIのCXOの上の空間にはめ込み実装します。
クロック+アイソレータボードパターン
クロック+アイソレータボード 3D
DAP+DAC構成 FPGAなし
FPGAの実装が、まだ調整が必要そうなので、最初はFPGAは搭載せず、上図の構成で組立、後に下図の構成へ拡張することに変更しようと思っています。
QA350は多分11.2896MHzだと思われるので、分周が必要になりそうなので、それならデバイダを新たに選定するよりCDCE913載せてしまうという考えです。
1.8V電源が必要になるのと、i2c制御が必要になるので、簡略化のため載せないことにしていましたが、復活することに...
これによりBuffaloIIのMCLKに2倍、4倍等の周波数供給も対応できるようになります。
DAP+DAC構成 FPGAあり
0 件のコメント:
コメントを投稿