USB-DAC/DDC MUSILAND Monitor 03 USの356.8kHz再生

　昨日384kHz再生（実際には352.8kHｚでした)でサーノイズがのると書きましたが、原因がわかりました。

なんのことはなく、352.8kHｚ/384ｋHz指定時は、192kHzまでしかサポートしていないPCM1798にもそのまま352.8kHｚ/384ｋHzで出力しているためでした。
352.8kHｚ/384ｋHzは、多分MULINKのみサポートだとは思いますが、DACへもガードもダウンコンバートもせずに出しているようです。

　ロジアナを接続してI2Sの波形を観測

96ｋHz再生時FPGA=>PCM1798 I2S波形

192ｋHz再生時FPGA=>PCM1798 I2S波形 

　352.8ｋHz再生時FPGA=>PCM1798 I2S波形

96kHz再生時に対し、192kHz再生時はLRCLKの周期が1/2、352.8kHz再生時は1/4弱になっています。つまり、PC側で指定したレートでDACまで変換なしにきていることになります。

　

　またMULINKの波形と軽く回路構成も見てみました。I2Sもどきを期待しましたが、どうも似ても似つかない波形でした。そもそも純粋なクロックが無く、何らかの情報が無いと解析不能そうです。

　まだドライバが試行版のようで、そのうち改められる可能性がありますが、352.8kHｚ/384ｋHzでも出力してくれているので、PCM1798へのI2S出力を取り出し、MULINKのコネクタ、ドライバ周りを改造して抜き出すのがよさそうです。

MULINKコネクタ周辺

　74LCX245というドライバ(写真中央やや下）でドライブして出力しています。

　双方向ドライバですが、全信号が一緒に変わるので、DDCとして動作する分には多分出力Onlyでしょう。

　１つのコネクタ信号当たり、74LCX245　2出力でドライブしています。

　コネクタは未調査。多分調べればわかると思いますが、何でしょうかね？

　

　課題はクロックをどうするかです。

　Monitor 03 USは、24.000MHzのCXOから必要な周波数の全てを生成しているようです。

　H i F i D U I N Oの記事から24.000MHzからFPGAのDCMで必要周波数を生成しているようですし、CXOが24.000MHzしか見当たらないことからも確かでしょう。

　24.000MHzのCXOを撤去し、外から同期した24.000MHzを入力がベストそうですが、うまくいくやら...