ラベル Design Spark PCB の投稿を表示しています。 すべての投稿を表示
ラベル Design Spark PCB の投稿を表示しています。 すべての投稿を表示

2013年10月15日火曜日

ES9018S DAC基板 基板到チャコ

 ES9018 DACの各基板(合計6種類)がようやく届きました。

 Main基板のVia間が近すぎでNGだったため修正して再提出したので余計に時間がかかりました。FusionPCBでは、以前とは異なりメール添付では受け付けてくれず、Web上から再Uploadせよとのことでしたが、どうやってUploadするのか分からず、何度か問い合わせしてようやくUploadできようになったこともありさらに余計に時間がかかりました。


ES9018S DAC Main基板 A面

ES9018S DAC Main基板 B面

再提出の際、裏面はリフローではなく手半田になるので、チップコンデンサのPadを大きめに修正しました。


ES9018S DAC  FPGA IO基板(左) Digital Power基板(右) A面



ES9018S DAC FPGA IO基板(左) Digital Power基板(右) B面

 FPGA IO基板を下側、Digital Power基板を上側にして重ねて実質4層基板となります。DE0-nanoの上に乗せ、さらにその上にES9018S DAC Main基板を乗せます。
 FIFO-Clock Isolation Boardを真似てFPGA電源動作部との間のアイソレータにはスリットを入れてみました。図面どおりちゃんとスリットを入れてくれています。
 


 
ES9018S DAC Analog Power A基板(左) Analog Power B基板(右) A面



ES9018S DAC Analog Power A基板(左) Analog Power B基板(右) B面

こちらもAnalog Power A基板を上側 Analog Power B基板を下側にして重ねて実質4層基板となります。
 ES9018S DAC Main基板の上側に乗せます。ES918Sが隠れるのはしのびないので、ES9018Sが見えるように切りかけを入れてあります。

ES9018S DAC Clock Power基板 A面

ES9018S DAC Clock Power基板 B面


 こちらはSi5328とCXO用の電源基板でES9018S DAC Main基板のSi5328の下あたりに重ねます。


 とりあえずDAC基板としてではなく、ES9018S DAC Main基板の左半分のクロックセクションとFPGA IO基板とClock Power基板の3枚のみでSi5328とI2Sの供給だけ動作させて、失敗したT46/ES9018用CLKおよびI2S基板の代用としてHTPC T46/ES9018v3 -SVに組み込めるようにしようと思います。

2013年8月19日月曜日

ES9018S DAC基板(アナログ電源Sub)

 ES9018S DAC基板(Main)のアナログ電源基板のパターンが引き終わりました。
 夏季休暇中にもうひとつのデジタル電源+I2S/I2C基板のパターンも作る予定でしたが、こちらは終わりきりませんでした。

 AVCC(3.3V)は、L側とR側を個別に各々TPS7A47000より供給します。出力側の10μFは、PMLCAPとしました。
 VDD_A(1.2V)もTPS7A47000が使えれば良いのですが、1.2Vは対応しておらずどのLDOを使うか調べ、RMSノイズ 5 μV (10Hz to 100kHz)のTIのLP38798を選定することにしました。
わずかにTPS7A47には及びませんが、H i F i D U I N Oさんのこちらの記事のレギュレータ一覧にあるレギュレータと比較してもかなり優秀なようです。
 VDD_Aの消費電流は、H i F i D U I N Oさんのこちらの記事によると AVDDL (1.2V)= 8mA、AVDDR (1.2V)= 8mAと合わせても16mAのため、LとRは分けずに1つのLP38798で供給することにしました。

 Main基板のES9018Sの上に重ねて実装しますが、ES9018Sの上は塞がないように切り欠いており2層50×50mm 1枚では実装しきれなかったため、2層基板2枚を重ねて4層基板のようにして、上側で AVCC(3.3V)、下側で VDD_A(1.2V)の回路を実装するようにしています。
 
 ES9018S DAC Analog Sub A基板回路図(AVCC_L,AVCC_R(3.3V))

 ES9018S DAC Analog Sub A基板Top


 ES9018S DAC Analog Sub A基板Bottom

 ES9018S DAC Analog Sub A基板3D Top


 ES9018S DAC Analog Sub A基板3D Bottom



ES9018S DAC Analog Sub B基板回路図(VDD_A(1.2V))


ES9018S DAC Analog Sub B基板Top

ES9018S DAC Analog Sub B基板Bottom


ES9018S DAC Analog Sub B基板Silk


ES9018S DAC Analog Sub B基板3D Top


ES9018S DAC Analog Sub B基板3D Bottom

2013年8月3日土曜日

T46/ES9018用CLKおよびI2S基板

 T46/ES9018用のMCLKクロックおよびI2Sの供給基板を作りました。
 今回はじめて4層基板にしてみました。

 またデータはHDMI-I2Sで伝送するのを改め、ADATで伝送することにしました。
 ADATをDE0nanoで受信終端してI2Sに変換し、アイソレータでFPGAと電源系のアイソレーションを確保しFFでリタイミングしてES9018Sへ入力します。

 クロックはSi5326を踏襲。電源にX2Yと村田のエミフィル貫通タイプNFE31Pを使ってみました。


ES9018 CLK&I2S回路図1



ES9018 CLK&I2S回路図2


ES9018 CLK&I2S Top

 左側のCN3でDE0nanoと接続します。当面はX2にCCHD-957を載せて、これをクロックマスターにしようと思います。
 電源は裏にTPS7A47を3個搭載した基板でCXO用、Si5326用、その他IC用の3つに分けて個別に供給。


ES9018 CLK&I2S L2

ES9018 CLK&I2S L3

ES9018 CLK&I2S Bottom

ES9018 CLK&I2S Bottom Silk

ES9018 CLK&I2S Top 3D


ES9018 CLK&I2S Bottom 3D


2013年7月1日月曜日

TPS7A47S Ver2

MatrixSWのHDMI-I2Sおよびクロック基板類は、コネクタに難があるため、基板点数を削減およびコネクタ数を削減して再設計を進めています。

この再設計版用のTPS7A47基板をパターンを引きました。

今回の変更点は、下記の4点です。
・再設計基板の上に重ねて載せるため、なるべく小さく作る=>23.7mm×20mmサイズに
・アナログ回路のおもちゃ箱さんのTPS7A47基板を真似させてもらい、X2Y® Filter & Decoupling CapacitorsをTPS7A47の入出力近傍に搭載できるように。
・電圧設定用のGNDショート用のPadを小さく(こちらもアナログ回路のおもちゃ箱さんの真似)
・Sense用の基板端子追加


TPS7A47 LDO Voltage Regulator 基板S V2 回路図

TPS7A47 LDO Voltage Regulator 基板S V2 A面


TPS7A47 LDO Voltage Regulator 基板S V2 B面


TPS7A47 LDO Voltage Regulator 基板S V2 3D



 
 

2013年5月13日月曜日

TPS7A47 LDO 基板 Large Ver.3 到着

TPS7A47 LDO 基板 Large Ver.3が届きました。
 
まだ組立、確認は実施していませんが、tetuさんがすでに動作確認まで終えられており、特に問題なしとの連絡をいただいています。

 

2013年5月2日木曜日

Matrix SW 基板第二弾到着

カメラが故障してアップしていませんでしたが、残りの基板も到着しました。
各一組は組立開始しています。

 








TPS7A47 LDO 基板 Large Ver.2 組立

再設計することにしたTPS7A47 LDO 基板 Large Ver.2ですが、コネクタのスルーホール径がコネクタが入るか入らないか微妙なだけで、その他は致命的にマズい訳ではないので、自分用としてはこのまま使います。2枚ほど組み立て見ました。



 TPS7A47 LDO 基板 Large Ver.2 

 出力の10μFは裏表で5個のPadを設けていますが、かなり大きめにしてあるのでA面側の1つのPadに2個づつ配置して裏面は空きにしました。
 TPS7A47のみリフローであとは手付けです。



 TPS7A47 LDO 基板 Large Ver.2  2段重ね

 2階建てにして、入力側の電源/GNDはスペーサー経由で接続しています。



 TPS7A47 LDO 基板 Large Ver.2  2段重ね(裏返し)

 ヒートシンクをつけてみました。裏返しにした写真の上側が秋月 放熱器(ヒートシンク)20x25x20mm,下側が放熱器(ヒートシンク)16x25x16mm。

 Ver.3は4/28に発送に入りましたので、多分あと10日程度で届くと思います。

2013年4月22日月曜日

MatrixSW 組立開始


 部品のほうも個数はともかく、一部の組立には支障ない分は揃ったので組立を開始しました。
 まずは、ステンシルの作成からで、今回はスイッチサイエンスのポリプロピレン合成紙を試してみました。こちらA4サイズあるので今作っている基板7種類を全て1枚にコピペでマージしてみました。

 また、全部コピーして貼り付けることにより同じラインが2重に引かれている形になっています。
 


 ROBO Master上で7つのDXFファイルをマージ

 Craft ROBOの調子が悪く、途中4基板目にあたる下側の最後の基板で横方向の移動が固まってしまいました。この間調子をおかしくさせてからどうもあかしくなってしまったようです。
 うまくカットできたのから削除してやり直すしかなさそうです。

 一応うまく切れてできたのが下の2つです。
 まだまだ微妙ですが、ラミネートフィルムのときはかなりボロボロでしたが、それに来れべれば断然良いとようです。

 MatrixSW  電源基板のステンシル




 MatrixSW HDMI-I2C基板のステンシル




 先ずは部品点数が少なく一番簡単そうな電源基板から、A面は上のステンシルでクリームハンダを塗りアイロンを逆向けにしてリフローハンダ付けしてみました。
 チップ抵抗はほぼ問題なし。TPS7A47のマウント時に端子が見づらくて位置合わせが難しいのがこの基板での一番の難関。今回のステンシルの150μm厚では少しハンダの量が多すぎ目で穴のサイズを少し小さくしたほうが良さそうです。1個目はかなりハンダブリッジを起こしてしましましたが、2枚目3枚目は同じピン間1箇所以外はハンダブリッジなしでしたのでまあまあ良しといったところでしょうか。Si5326,Si53301もこの調子ぐらいだと良いのですが...
 B面のチップ部品は手付けです。やはりチップ部品はリフローの方がかなり楽です。

MatrixSW  電源基板





 1個目はハンダ吸い取り線が残っていてショートで動かず、2枚目はTPS7A47ハンダブリッジに気が付かず最初動かずでしたが、その箇所の修正で動作しました。
  ようやく3枚完成、MatirixSWの今回作った分で6種類26枚あるので、まだまだ先は長しです。

2013年4月20日土曜日

TPS7A47 LDO 基板 Large Ver.3

 コネクタのスルーホール径が小さすぎた(泣)ので、TPS7A47 LDO 基板 Large Ver.2を変更してTPS7A47 LDO 基板 Large Ver.3を作りました。

 変更点
 1.ヒロセのDF1BZ- 2P-2.5DSのスルーホール径をΦ1.1mmに拡大(指定間違い修正)
 2.ヒートシンク取り付け穴の拡大Φ3.0mm=>Φ3.1mm
 3.スペーサー用のスルーホールもΦ3.0mm=>Φ3.1mm
 4.スペーサーの一部を電源/GNDにショートさせていたのを抵抗Padを介して接続に
 5.出力コンデンサのB面実装の3個をA面に移動


 5.はデータシートの基板レイアウトの章に”。入力および出力コンデンサおよびLDOグランド・ピンに対するグランド・リターン接続は、それぞれ互いにできる限り近づけて配置し、部品実装側の幅広い銅表面によって接続する必要があります。ビアや長いパターンを使用してLDO回路接続を作成することは、システムの性能に悪影響を与えるため、推奨しません。"とあるのに従い修正しました。

 先ほど発注しましたが、領布希望の方はまた数週間かかりますのでしばらくお待ちください。
 コネクタのスルーホール小さくても構わないので欲しい方がおられれば\50/枚+送料でお分けします。

TPS7A47 LDO Voltage Regulator 基板 Large V3  回路図



TPS7A47 LDO Voltage Regulator 基板 Large V3  A面



TPS7A47 LDO Voltage Regulator 基板 Large V3  B面





TPS7A47 LDO Voltage Regulator 基板 Large V3  B面 ベタアースなし






TPS7A47 LDO Voltage Regulator 基板 Large V3  A面シルク





TPS7A47 LDO Voltage Regulator 基板 Large V3  A面 3D




TPS7A47 LDO Voltage Regulator 基板 Large V3  B面 3D




2013年4月19日金曜日

TPS7A47 LDO 基板 Large Ver.2 NGのため再設計します

 Matrix SW 基板第一弾到着で出来たことをお知らせしましたが、入出力コネクタ(ヒロセのDF1BZ)のスルーホール径の指定ミスにより、小さすぎて無理やり押し込んで入るか入らないかという状態であることが判明しました。領布希望の方はすみませんが再設計しますのでもうしばらくお待ちください。

2013年4月14日日曜日

Matrix SW 基板第一弾到着

全6種類中、TPS7A47 LDO Voltage Regulator 基板 Large Ver.2を含む先に発注に出した4種類が到着しました。
部品が未だ揃っておらず、残りの部品を来週迄には揃えて組立開始するつもりです。

TPS7A47 LDO Voltage Regulator 基板 Large Ver.2を領布を希望されている方には、追って連絡します。











MatrixSW CXO_1基板 右A面 左B面