今回はじめて4層基板にしてみました。
またデータはHDMI-I2Sで伝送するのを改め、ADATで伝送することにしました。
ADATをDE0nanoで受信終端してI2Sに変換し、アイソレータでFPGAと電源系のアイソレーションを確保しFFでリタイミングしてES9018Sへ入力します。
クロックはSi5326を踏襲。電源にX2Yと村田のエミフィル貫通タイプNFE31Pを使ってみました。
ES9018 CLK＆I2S回路図1
ES9018 CLK＆I2S回路図2
ES9018 CLK＆I2S Top
左側のCN3でDE0nanoと接続します。当面はX2にCCHD-957を載せて、これをクロックマスターにしようと思います。
電源は裏にTPS7A47を3個搭載した基板でCXO用、Si5326用、その他IC用の３つに分けて個別に供給。
ES9018 CLK＆I2S L2
ES9018 CLK＆I2S L3
ES9018 CLK＆I2S Bottom
ES9018 CLK＆I2S Bottom Silk
ES9018 CLK＆I2S Top 3D
ES9018 CLK＆I2S Bottom 3D
はじめまして、Si5326をDACマスターククロックのジッタクリーナとして使用しました。自分はSi5326のReference Clock(XA,XB)の役割が良くわかっていないのですが（とりあえずデータシートに従いつけました）、ご存知でしたら教えてください。このクロックのジッタ特性がジッタクリーナの性能を決まるように思いますが・・・。
返信削除はじめまして
削除あまり明確に書かれたドキュメントは見つけられていません。
AN591 http://www.silabs.com/Support%20Documents/TechnicalDocs/AN591.pdf でXA,XBの周波数と出力周波数は整数倍でないほうが、また 3rd overtoneの方が特性が良いとあり、ジッタに影響のあることは確かです。
DSPLLの詳細については、詳しい情報を見たことが無いですが、今日DSPLL White Paper http://www.silabs.com/Support%20Documents/TechnicalDocs/DSP-Driven-Clocks.PDF を見つけましたが、やはりあまり詳しいことはわかりませんね。
完全デジタルPLL(ADPLL）の場合、DCOおよび周波数リファレンスとは別に、周波数コマンドワード(FCW)が必要で、DSPLLはADPLLと上記ドキュメントからもADPLLとカテゴリに属していると思われ、XA/XBはこのFCWのクロックに当たるのではないかと思います。
私見ですが、XA/XBの周波数が出力周波数の整数倍を避ける必要はありそうですが、XA/XBからのジッタそのものはダイレクトには出力ジッタには結びつかないように想像します。
kou様 はじめまして、ご返信ありがとうございます。
削除やはりジッタリダクションにXA,XBがどのように影響しているかが明確に記載されている資料は無い感じですね。
影響があるので（「・・・で決まる」とした氏の回答には今のところ根拠はないのでその断定性は考慮せず。”影響がある”と”決まる”は言葉の意味が異なっているので）、位相特性など良い物に越したことはないのですが、どの程度良くある必要があるのか不明です。入力CLKのジッタがXA,XBと多いものと仮定した場合には、XA,XBの持つジッタまで抑制されるように働のなかと思ったりもしています。であれば、結局XA,XBの位相特性（ジッター成分）が、改善の限界となるのかなと推測ですが感じています。ジッタを改善しようとする入力クロックよりXA,XBこそ良いクリスタルや発振器を付けるのが正解なのではと最近思い始めて、質問してみました。XA,XBにCCHD-957とかの使用ですね。
でも、この考えは少し自信がなく、入力クロックにCCHD-957を使用し、XA,XBがあまり特性が良くないと、Si5326はジッタリダクションでは無く、ジッタ付与器となることになってしまう、入力のCCHD-957よりSi5326を通す方が悪くなっていまいます。そんなはずもないと・・・。
そこで、入力クロックとXA,XBを色々と取り換え、「差がわかる」と言われているrtm_iino様の測定器と方法をお聞きしたのですが・・・その返事が、Si5326についての疑問点は直接シリコンラボに聞いてくださいとなってしまった次第です。
こんにちは
削除XA/XBのジッタが全く影響しないわけでは無いとは思いますが、直接発振しているのはSi5326内蔵のDCOですので、どちらかというと電源およびノイズの混入の影響のほうが大きいのではないかと思っています。
また、ステレオ(2ch)のみで良いシステム構成なら、DAC近傍にジッタ特性の良いCXOをクロックマスターとして置き、ジッタクリーナー等は介さずDACへ供給、またDDC/プレイヤーへマスタークロックを配信する構成の方が、ジッタクリーナーを置くより特性が良い可能性が高いように思います。
Si5326等は主要ターゲットは通信系でオーディオ用途に開発されたものではないですし、SPDIF等で外から入力（特にデータからクロック成分をリカバリーする場合）には十分効果があると思いますが、CXOに対するジッタリダクションというのは、元の設計思想上にも無いと思いますので...
Si5326は基板を作られたのでしょうか？
今後も色々と情報を共有できればありがたいです。
お返事が遅くなって済みません。
削除こちらこそ。情報共有させて頂ければ助かります。
Si5326は基板を作りました。昔に1GHz弱の高速デジタル基板をやっていた関係で100MHz前後は普通の方より無頓着で大変にいい加減なものです。でも、予定通り？？なのかな。一応動いています。
そもそもSi5326を使おうと考えたのは、スタジオなどで44.1kの基準クロックがある環境で22M～100M位までのマスタークロックを要求するDACチップを使おうかなと考えたところからです。
Si5326は44.1kからこれらの必要なクロックを逓倍して作れます。そして作ったクロックのジッタリダクションに、Si5326のXA,XBのレファレンス・クロックのジッタが支配するならば、ここに品質の高いクロックを入れたらどうかなと言う目論見です。
このことから、最初に質問した意図があります。
１クロック間を評価するジッター特性（psやfsなので）は測る術も、音との相関も不明なところはありますが、10msや1秒間のクロックのブレは、10^11位までは測れるので、この特性が良いクロック源をXA,XBに使うことを考えています。
44.1kを逓倍したクロックが、XA,XBに入れる10^11位にクロックのブレが収まればと思って始めた実験です。
データシートどおりとはどのような方法でしょうか？
返信削除XA-XBのリファレンスの精度と入力の両方でジッター低減量が決まるのでリファレンスの精度は高い方が理想的です。
リファレンス周波数を38～40MHｚのTCXOをLVDSにして使うのが100MHｚ以下なら比較的良好でした。
私はEVBのリファレンス回路をそのまま使ったのでXA,XBのどちらでもシングルエンド入力で比較できましたが
全ての入出力は差動で使うのが基本だと感じました。
Si5317でXA-XBのREFクロックをクリーニングして入れる方が効果的が上がりますが、170ｍA余分に電気を食ってしまいます。
rtm_iino 様
返信削除Silicon Labsのレファレンスマニュアルに、Abracon ABM8–114.285 MHzの紹介がありましたので、これを使いました。
入力がジッター低減量に関係するとの記述がデータシートには書かれていなかったと思いますが、見落としているかもしれません、どのあたりに記載されていますか？
Si5317でXA-XBのREFクロックをクリーニングして入れると効果があるとのこと、Si5317入れる前から入れた後には、出力のジッタ量がどの程度(－*dB)改善されたのでしょうか？
私も水晶はAbraconとConnorの20ppm品も使いました。
返信削除入力のジッターが出力に影響するのはTIAやサンプリングオシロで見ています。
ジッタークリーナーのリファレンスをクリーニングする、若しくはジッタークリーナーの出力を再度ジッタークリーニングする等色々な組み合わせでやはり何割かは減ります。
オシレーターもジッタークリーナーも電源のフィルターがあるか無いかでかなりノイズ量も変わってきます。
http://www.abracon.com/ABPSM%20Data%20Sheet/ABPSM-ULN-A%20Flyer.pdf
ジッタークリーナーにはI2SやSPIが無いと動かないSi5326ならコントローラーを同居させずに別基板、別電源でアイソレーター入れないと駄目でしょう。
EVBは便宜上すべて搭載して8層で作っていますが、真似してはいけません。
ジッタークリーナーで急激に音が静かになる場合は色々とほかの原因も考えられると思います。
クロックの高調波のレベルが高いとか、オーバードライブぎみだとか、信号終端ができていない等。
ステップアッテネーターでレベル下げていってご使用中のDDCのレベルやオシレーターに合う最適値を探ってみてください。
TIAは何をお使いですか？私は横河のTA720ですが、最小分解能が数十psなので、fsかそれに近いジッターリダクションの効果は客観的には測れていません。測れるTIAがあるなら自分も導入しようと思います。何割レベルで減ることがわかる測定器ないしは測定方法をご教授願います。
返信削除知りたいのは、”入力がジッター低減量に関係する”と言われた事実で、データシートのどこを見ればわかりますか？
TIAはTA720で同じです。
返信削除分解能は25pSですね。
オシロはDCAでHP83480Aに50GHｚとTDRのモジュールが入っています。
簡単に見るならJTESTでオーディオ出力で見るのが一番じゃないでしょうか？
相対的にどれくらい減ったかがわかれば良いのであまりシビアに考えていません。
入力ジッターは色々なオシレーターを50Ω負荷で測定してジッタークリーナー通過後の差を見ているだけです。
シリコンラボのサポートは48時間以内に連絡が来ますからわからなければ聞いてみるのが一番だと思います。
最初ご返信で、「リファレンスの精度と入力の両方でジッター低減量が決まるので」と言われたので、既に答えを知っていると思ったので聞いた次第です。何を根拠に言われたかを教えて頂けないでしょうか？
返信削除当方のオシロにもTDRはついてますがインピーダンス測定用で今は関係ない機能ですね（ジッタの議論では）。
「入力ジッターは色々なオシレーターを50Ω負荷で測定」は何を測定しているのですか？分解能25psのTA720で絶対値はともかく、差さえ出ないと思いますが、
「差を見ているだけです。」とのことなので、なんの差を言われているのか教えてください。