対策版を作りなおしても夏期休暇に間に合わないので、ここはひとまず夏期休暇期間を利用しての自前のES9018S DAC基板製作に移ることにしました。
今回回路図等をアップしたのはES9018S DAC Main基板で、ES9018SとSi5328とその周辺のみを搭載し、この基板の下にFPGAとのインタフェースのアイソレータとリタイミングFF、デジタル電源用のTPS7A47などのレギュレーターの基板、この基板の上にアナログ電源基板を別途作り接続します。
概要
・デジタル電源には、X2Y、フェライトビーズと高周波特性に優れた貫通コンデンサを組み合わせたNFE31P222などで構成。
・アナログ電源は原則フィルムで構成、パナ ECHU（ECH-U1C104JX5）、WIMA ＳＭＤ－ＰＰS（MDIC04100TB00）、ルビコンPMLCAP（25ST106MD15750）、X2Y（これはセラミック）
・ ES9018Sのデータ入力は8本個別にFPGAに接続
・ジッタアッテネータはSi5328を選定
・4層基板
・サイズ 77mm×50mm BuffaloIIに近いサイズ
ES9018S DAC Main基板回路図1（Si5328周辺）
ES9018S DAC Main基板回路図2（ES9018S周辺）
ES9018S DAC Main基板回路図3（ES9018Sパスコン）
ES9018S DAC Main基板実装図Topレイヤ
ES9018S DAC Main基板実装図2ndレイヤ（GND）
ES9018S DAC Main基板実装図3rdレイヤ（Pow）
ES9018S DAC Main基板実装図Bottomレイヤ
ES9018S DAC Main基板実装図Bottomレイヤシルク
ES9018S DAC Main基板実装図3D Top
ES9018S DAC Main基板実装図3D Bottom
kou さま
返信削除パターンを見るとかなりタイトな設計ですが、Fusion PCBのDFMをクリアできるでしょうか？
それとも別の工場に出されるのでしょうか。
高多層ならX線でレジストしますが、ピン程度ではかなり厳しい仕様だと思います。
rtm_iino さん
返信削除Fusion PCBに出します。Fusion PCBのManufacturer Specificationsはクリアしたつもりです。
”Get the Most from X2Y® Capacitors with Proper Attachment Techniques” http://www.x2y.com/bypass/mount/get_the_most.pdf のルールに合わせたX2Yの推奨スルーホール配置や、パッドサイズ必要最低限にするなどを考慮しました。
どういう点が特に厳しいと思われたのでしょうか？また、"ピン程度ではかなり厳しい仕様だと思います。"のピン程度というのはどういう意味でしょうか？
まあ、殆どパスコンのスルーホールですので、スルーホールの導通不良であれば多少欠陥があっても大丈夫なはずです。
基板は欠陥なくできても部品実装がうまくできるかというのも気にはなっております。
kou さま
返信削除ドリルに対してのランド残り（アニュラーリング）が十分なのか、クリアランスが画像から見ると少ないように思えました。
データで見るとすぐにDRCかけられるのでわかりますが画面では細かく見えない部分もありますので。。
ピンは積層する時に使うステンレスの位置決めピンです。
ホットプレートでリフローされるなら半田付けしない部分のGNDや電源VIAはサーマルにする必要はないと思います。
シルクとレジストの精度が良くないのでレジスト開口とランドがずれている場合は実装がやりにくいかもしれませんね。
先日初めて金メッキで基板を作ってみましたが金文字を抜くレジストがやはり少しずれて微妙に影が出たように見えました。
rtm_iino さん
返信削除アドバイスありがとうございます。
DRCは実施済みです。
Fusionの精度は確かに心配ですが、前回GNDパッドのスルーホール忘れでボツになってしまったT46/ES9018用CLKおよびI2S基板の0.3Φビアのドリルは大丈夫そうに見えます。
Bottom側はリフローできないので、ES9018S真下のコンデンサについてはPad面積の見直しが必要かもしれません。