Si5338ですが、AN687(http://www.silabs.com/Support%20Documents/TechnicalDocs/AN687.pdf）のFigure 20. Jitter Transfer Function for Narrowband and Wideband PLLsを見るとジッタのアッテネーター機能は無く、それ故Jitter Attenuating ClocksではなくClock Generatorsのカテゴリに分類されているようですね。 やはりSi5326を使うほうが良さそうです。 Si5326よりSi5324が低周波のジッタをアッテネートできる（Si5326の loop bandwidthが 60 Hz to 8.4 kHzに対しSi5324/Si5327は4 to 525 Hz）ようなので、Si5324にしたいところですがSi5327同様に残念ながら少量の販売はしているところが見つかりません。
＞ES9018SのNo Band Widthで使いたいという要望で位相差の少ない同期クロックを実験しています。 ES9018SのLowest Band Widthでロックはずれが発生しないようにするには、mlckとbclkを同期したクロックを入力することという認識で、位相差の規定は無いと思っていました。No Band Width自体の位置付がよくわかっていませんが、No Band Widthの場合は位相も合わせる必要があるのでしょうか？
kou さま
返信削除こんばんは、
ドリル図を出力する時はPTHかNPTHか指定しますが、NPTHはそのままドリルビット径になり、PTHの場合めっきの厚みが加算されるので50μmほど小さくなります。
私はPTHは仕上がり径とコメント入れてます。
そうすれば工場側でワンサイズ大きいドリルを使って穴をあけてくれます。
ドリルデータもガーバーもそうですが、桁数を設計したグリッド以上の分解能で出力しないと位置誤差が出ます。
部品が入らないのは穴径が小さいかドリルの位置がずれているか両方が考えられますね。
工場の設備でドリルの能力は重要で公差指定を向こうの許容量超えてはいけません。
DIYINHKのES9018基板を修理するのが手元にあるのですがパッドセンターと穴位置がかなりずれているところがあります。
HiFiDUINOの写真で見ていても気がつきませんでした。
MCKとBCKをSi5326を使うかSi5338Aとどちらが良いか実験しようと思います。 Si5338はZero Delay Modeはまだテストしていませんが位相差はCMOSで使っても最悪でも数100pSに収まりました。
こちらはぼちぼちとDAC基板に着手してやっと3つ目にかかりました。
PCM5102の基板ができたら一枚送ります。
ES9018はAGNDを左右分離してジャンパーで共通化できるようにしたいと思っていますのでやはり4層か2層を3セットになりそうです。
rtm_iino さん
削除スルーホールが小さかったのは、データシートのスルーホール径指定がΦ1.1なのに、角ピンの幅0.64より少ししか大きくないΦ0.74になっていたからで、明らかに指定ミスでした。試した限りでは強引に押しこめば入ったのですが、めっき厚のバラツキで入らないものもあるようで、これではさすがにまずいので再設計にすることにしました。Φ1.1で作ればPTH指定をせずとも問題なく入ると思います。
今のところこのような指定ミス以外では問題直面していませんが、DF12コネクタのガイドポストの精度で2個あるいは3個のコネクタで基板間を接続するので問題になるかもしれません。
Si5338AというのはSiliconLabsサイト上違うカテゴリ（Jitter Attenuating ClocksではなくClock Generators）になっていてマークしていませんでしたが、Si5326より特性が若干劣るようですが、ひと回り小さくて安くて入力選択も出力数も多くて良さそうですね。
オーディオ用としては特性差は無視できてこちらのほうが良いのかもしれませんね。
3つ目とは何種類も作られているのですか!?
PCM5102の基板の送付しただけるとのことで、ありがとうございます。
こちらもES9018の電源系をどうするのが良いか悩んでします。特にGNDの分離が悩ましいですね。そのうち案をアップするので意見をお願いします。
rtm_iino さん
削除Si5338ですが、AN687(http://www.silabs.com/Support%20Documents/TechnicalDocs/AN687.pdf）のFigure 20. Jitter Transfer Function for Narrowband and Wideband PLLsを見るとジッタのアッテネーター機能は無く、それ故Jitter Attenuating ClocksではなくClock Generatorsのカテゴリに分類されているようですね。
やはりSi5326を使うほうが良さそうです。
Si5326よりSi5324が低周波のジッタをアッテネートできる（Si5326の loop bandwidthが 60 Hz to 8.4 kHzに対しSi5324/Si5327は4 to 525 Hz）ようなので、Si5324にしたいところですがSi5327同様に残念ながら少量の販売はしているところが見つかりません。
kou さま
返信削除ES9018Sの電源は種類が多いので悩みますね。
まだES9018Sはレイアウト途中です。
Analog3V3は電源もGNDも左右とも分けるようにします。
ジャンパーピンでショートできるようにできればしたいと思っていますが層数は増えそうですね。
変換基板にパスコンだけのつもりでしたが回路図書き直してばかりいます。
データが完成したのはFN1242AとPCM5102Aです。
残りがPCM1795とES9018Sです。
Si5327は2.8MHｚと11.2896で20pS～200pSくらいの遅延でした。
Si5338で作ると600pSの遅延でした。
こちらは位相調整が効くのでもう少し何とかなるかもしれませんがNVM焼く段階で調整せずに焼きました。
ES9018SのNo Band Widthで使いたいという要望で位相差の少ない同期クロックを実験しています。
白光のQFPリワーク用のMach-FP924でES9018Sを外してみましたが1秒で取れました。
鏝だけ先に持っていてチップを買ってなかったので宝の持ち腐れだったのですが、久々の感動？です。
rtm_iino さん
削除＞ES9018SのNo Band Widthで使いたいという要望で位相差の少ない同期クロックを実験しています。
ES9018SのLowest Band Widthでロックはずれが発生しないようにするには、mlckとbclkを同期したクロックを入力することという認識で、位相差の規定は無いと思っていました。No Band Width自体の位置付がよくわかっていませんが、No Band Widthの場合は位相も合わせる必要があるのでしょうか？
kou さま
返信削除No Band Widthは私もまだ良くわかっていません。
かなりシビアにタイミング合わせても一定間隔で音が切れるのはクロック以外の部分の問題だと思います。
連休前にES9018SとPCM1795を仕上げたかったのですが未だです。
PCM5102A基板の発送通知は今日届きましたのであと10日くらいで届くと思います。