マルチチャネルDAC製作記
ページ
ホーム
システム構成
Matrix Switch FPGA
ぺるけ式HPA
2012年2月18日土曜日
Q550 I2S
QLS QA550のI2S波形を確認してみました。
MCLK
11.2896MHz
SCLKは、
2.8224MHz I2SはいわゆるI2SでLRCLKより1クロック遅れで有効データが始まるフォーマットで16bit分が変化しているので、16bitモードで動作しています。
LRCLK 1周期あたりSCLKは64クロックサイクル。
BuffaloIIの場合なら、設定を変更しなくても接続できます。
Q550 I2S 44.1kHz 16bit
0 件のコメント:
コメントを投稿
次の投稿
前の投稿
ホーム
登録:
コメントの投稿 (Atom)
0 件のコメント:
コメントを投稿