回路構成を、前回アップした回路構成図より少し見直し、I2CのアイソレータをES9018用とSi5326用を分けることにしました。
また、DSDダイレクト再生用にも使えるようにBuffaloII用とは別にDSD-LとDSD-R信号端子を追加し、Si5326のセカンダリ入力が余っていたのでBCLKを接続していましたが、パターン配線が厳しいので止めました。
BuffaloIIの上に重ねて実装します。このためBuffaloIIのスペーサー用の穴4個の内のデジタルイン側の2個と同じ位置にスペーサー用の穴を設けてあります。
電源は、リフローが厳しそうなこともありEnpirion EN6300は見送り、フィデリックスのローノイズ3端子レギュレータにしました。
50mm×50mmに収めるため、またまた結構配線が込みいってしまいました。
リフローハンダ付けにしたいのですが、DesignSparkからリフロー用のステンシルを吐き出す手段が見つかっておらず断念して手付になる可能性大です。
BuffaloII用LVDS_I2Sおよびクロック基板 A面
BuffaloII用LVDS_I2Sおよびクロック基板 B面
BuffaloII用LVDS_I2Sおよびクロック基板 3D A面
BuffaloII用LVDS_I2Sおよびクロック基板 B面
リフローは実装屋さんに出すのでしょうか？
返信削除ガーバー出力時にPAD MASTERが出るならそれを使うか、
ソルダーレジストでSMT部品のDコードのみ選択して別ファイルにコピーしてリサイズすれば使えるでしょう。
36QFNの半田は手作業では顕微鏡無しでは難しいでしょうね。
今SI5356/5338の24QFNを弄ってます。
手半田するつもりですけどやりたくないですね。
推奨パターンではサーマルパッドとパッドの間隔が０．３ｍｍくらいしか残りません。
rtm_iino さん
削除こんにちは、実装屋さんにだすつもりはなく、http://multidac.blogspot.jp/2011/12/2.html に書いたCraft ROBOによるステンシル作成＆ホットプレートによる自宅リフローです。
手はんだは避けたいところですが、お気楽オーディオさんがSi5317を手ハンダで組んでいるようなのでなんとかなると思っています。今見なおしてみると、お気楽さんのパターンはかなりPadを長めにとっているように見えます。ある程度は長めにしたつもりですが、もっと長くしてハンダがのりやすくしたほうが良さそうです。
`ソルダーレジストでSMT部品のDコードのみ選択して別ファイルにコピーしてリサイズ`
以前そのようなことをしようとしたのですが、リサイズの縮尺がわからず断念した記憶があります。
`推奨パターンではサーマルパッドとパッドの間隔が０．３ｍｍくらいしか残りません。`
たしかに気になっていたのですが、推奨Pad通りにしかとっていないです。サーマルパッドを小さめにしてクリアランスを1.0mm程度に増やしたほうがよさそうですね。
返信削除パッドとレジストのクリアランスと同じで丸や正方形なら＋０．１で０．０５ｍｍのギャップが開きます。
長方形の場合XY両方のリサイズが必要です。
推奨パッドはIPC標準ですがフィレットの形状を考えて作っているようです。
あとペーストマスクは16個のVIAを角ランドで抜く感じになっていて全面抜きではありません。
私なら0.3mmの半田が通る0.35mmのVIAを16個あけておいてサーマルランドに半田メッキして仮付けします。
大量の半田は熱伝導には良くないでしょう。
私はサーマルパッドを3.8ｍｍ角にしました。
レジストのギャップもシリコンラボの最小0.65ｍｍ以上で良いと思います。 私は0.75ｍｍにしました。
すごく安いけど使えるガーバーソフトにPentalogixのシリーズがあります。
DOSの時代ははLavenir V2001でした。
ViewMate Deluxなら＄95です。
基板のパターンを詳しく拝見していませんが、LVDSの伝送ラインは100Ω差動でしょうか？
見たところ4層で作っていないようですが、終端できるようにしておく方が良いと思います。
rtm_iino さん
削除いろいろとアドバイスありがとうございます。
パターン設計の知識は乏しいのでrtm_iinoさんの書かれている内容についてあまり理解できていないところがあります。
"ペーストマスクは16個のVIAを角ランドで抜く感じになっていて全面抜きではありません。"
"レジストのギャップもシリコンラボの最小0.65ｍｍ以上で良いと思います。"
すみませんが、これらはシリコンラボのドキュメントの推奨の引用だと思いますが、どこに書いてあるのか見つけられておりません。
サーマルパッドのViaはお気楽さんがハンダが流れないので大きいViaに修正されているのを真似ています。
rtm_iinoさんの手法は、チップ実装前にViaにハンダを棒状のまま差し込んでから溶かして埋めておられるということでしょうか？
放熱特性については、そんなに熱くはならないと想定してあまり注視していませんでした。SI5356/5338はすでに通電されていますでしょうか？やはり結構熱くなっていますでしょうか？
ViewMate Deluxで目的が達せるのかどうかわかっておりません。DesignSparkのどのファイルをViewMate Deluxのどの機能を使いCraft ROBOへどういう形式のファイルを渡せば良いか、ご存知でしょうか？
LVDSは100Ω差動ですが、パターンの特性インピーダンスは何も調整しておりません。FusionPCBでは2層基板のみで、特性インピーダンス制御は無理そうです。少しでもベターになるよう調整はしてみます。
”終端できるようにしておく方が良いと思います。"
終端100Ω抵抗はいれてありますが、この意は、特性インピーダンスを合わせておくほうが良いということでしょうか？
kou 様
返信削除ご質問の件ですがSI5326のチャプター１０、Table12のフットノートの部分がパターンに関する注意点です。
Fusion PCBで基板を作った事がないのですがドリルテーブルの数とかDFMの制約はあると思います。
VIAに半田埋めるほど使う必要は無いと思います。
0.1mmのステンシルでクリーム半田を塗布する量で十分接着できるはずですから。
サーマルパッド全面に半田メッキして吸取線などで余分な半田と取ってからフラックス塗ってデバイスを
位置決めしてカプトンテープで貼り付けてVIAからクリーム半田か糸半田で加熱すれば十分でしょう。
最初の加熱はデバイスが下で、基板反転して裏面を下にして加熱すれば必要以上の半田はVIAから降りてくると思います。
SI5338-EVBで色々遊んでみましたが8出力CMOS3.3Vでもあまり発熱はしてません。
ソースを25MHzXTALで周波数がマスタークロック512fsX2,768fsX2などでテストしました。
Clock Builder Desktopで電圧や消費電流も個別表示されるのでEVBとしては良く出来てます。
まだジッター計測していないので来週あたりやってみるつもりです。
EVBはUSB電源使っているので本来の性能は出てないかもしれません。
SI5325/26のEVBは８層設計です。
8051マイコン搭載しているからというのもありますが
層数多い方が設計も楽で安定して動くからです。
RS-274Xなどはテキストファイルなので自分で中のDコードを書き換えして読み込めばGUI使わずとも同じ事ができます。
ガーバーファイルをメモ帳で開いてみればわかりますが、ランド形状とその座標の羅列です。
試しにメモ帳でDコードの数値を変えてガーバー読み込めばランド径が変わって表示されるのがわかります。
毎日基板を作るわけでもないでしょうからスクリプトやテキストエディターでペーストマスクのファイル作っても良いのかもしれません。
終端はHDMIコネクタ使うなら間に何か入れるのは無理だからというのが一番の理由です。
必要なければジャンパーしておけば良いだけですから。
2層基板だと信号系よりまず電源インピーダンスが下がるかどうかでしょうね。
クロックも512fs程度なら30MHz未満ですしコネクタでもインピーダンスは散乱しますから配線長短ければあまり気にしても仕方ないかもしれません。
それに信号線の下のプレーンにスリットがあればそこでもインピーダンスは不連続になります。
http://home.wondernet.ne.jp/~usuiy/book/book.htm
http://www.tecstar.macnica.co.jp/solution/tool.htm
薄い両面板を重ねて擬似多層という手もあります。
4層板安いところはCircuits Westでしょうか。
今のところI2C/SPIのジッタークリーナーはSI5326くらいしか1個売りは入手できそうにありませんね。
rtm_iino さん
削除いろいろアドバイスありがとうございます。
>ご質問の件ですがSI5326のチャプター１０、Table12のフットノートの部分がパターンに関する注意点です。
=>"A 4 x 4 array of 0.80 mm square openings on 1.05 mm pitch should be used for the
center ground pad."と"All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to be 60 μm minimum, all the way around the pad."のことでしょうか？
ステンシルが、シリコンラボ指定のステンレスではなく、ラミネートシートでCraft Roboのカッティング精度では、Padの0.28mm幅の穴がきちんと開くか微妙でして、0.80mmのGraund Padも微妙かもしれません。一度ためしてはみたいと思います。
"レジストのギャップもシリコンラボの最小0.65ｍｍ以上"のほうはやはりよくわかりません。
発熱については、大丈夫そうですね。
GroundPadのハンダ付け方法参考にさせていただきます。Viaは、0.35mmを16個に変更したいと思います。
SI5338-EVBよさそうですね。SI5325/26-EVBを購入してみたいところですが、ちょっと高いのでやはり見送りそうです。
ジッタの計測をされるとのことですが、どういった測定をされるのでしょうか？結果期待しております。
今回は2層で安く上げるつもりですが、8層は厳しいですが状況を見て4層で再設計は考慮したいと思っています。
>終端はHDMIコネクタ使うなら間に何か入れるのは無理だからというのが一番の理由です。必要なければジャンパーしておけば良いだけですから。
=>まだよくわかっておりません。終端とは100Ωの抵抗のことではないのでしょうか？HDMIコネクタ使うなら間に何かをれるのは無理というのはどういうことでしょうか？
>クロックも512fs程度なら30MHz未満ですしコネクタでもインピーダンスは散乱しますから配線長短ければあまり気にしても仕方ないかもしれません。
それに信号線の下のプレーンにスリットがあればそこでもインピーダンスは不連続になります。
=>周波数が低くてもクロックについては波形崩れは極力避けたいですが、2層で出来る範囲で見直してみます。data/lrck/bclkについては、後段でFFでリタイミングするので特に問題ないですが、mclkに関してはスリット避けるようにしたいと思います。あととにかく短くは考慮しているつもりです。
>薄い両面板を重ねて擬似多層という手もあります。
基板間の渡り信号が結構できて、ちょっとむずかしそうです。
>4層板安いところはCircuits Westでしょうか。
=>安そうですね。しかし日本語の情報があまりないのが心配です。
>今のところI2C/SPIのジッタークリーナーはSI5326くらいしか1個売りは入手できそうにありませんね。
=>そのようです。
SI5338-EVBとPROG-EVBを買いました。
返信削除PROG-EVBにはデバイスが5個ずつ付属しています。
こちらの方がお買い得でしょうね。
CrystekのCCHD-957も買ったので色々比べてみるつもりですが、位相ノイズだけみればこちらが優秀かもしれません。
測定は横河のTA-720とオシロはHP 83480Aがジッター用のサンプリングが可能です。
=>まだよくわかっておりません。終端とは100Ωの抵抗のことではないのでしょうか？
並列終端する場合ですね。
CMOSやLVPECLを使わないならEVBのような入力マッチングは必要ないかもしれませんね。
http://www.silabs.com/Support%20Documents/TechnicalDocs/Si5316_19_22_23_24_25_26_27EVB.pdf
伝送路シュミレーションするならSI5326のIBISモデルはダウンロードできます。
http://www.silabs.com/Support%20Documents/Software/si5326a.ibs
他にも低ジッターの似たようなクロックはありますね。
http://www.sitime.com/
rtm_iino さん
削除PROG-EVBに5個デバイスがついてくるんですね。デバイスだけで元を取れそうで確かにお買い得ですし、Si598/599などはなかなか手に入りにくそうですし買って見ることにしようかと思います。
すごい測定器をお持ちですね。測定結果期待しております。
伝送路シミュレーションはやり方もツールも知らない状態なので、する予定はありません。
SiTime社は、全く知りませんでした。当面はSi5326だけでも手一杯で、とても手を出せそうにありませんが...
kou 様
返信削除PROG-EVBはお得だと思いますよ。
私はSI5338３つ買ったのですが5個もサンプルが付いているならPROG-EVBで十分でした。
それにSI5356は届くまで存在すら知らなかったし。
こちらもサンプル5個付属です。
オーディオのようなCMOSシングルエンドならSI5356で十分かもしれません。
ただSI5356はVCOが2.2GHZ固定です。
kouさんのように差動で使うならSI5338でないと駄目ですがSI5356だとDigikeyで400円くらいですから。
500MHzのHP83475Bもジッター測定やBER測定できますがこちらは簡易チェック用です。
昔はこんな本が出てました。
http://books.google.co.in/books/about/%E3%82%B7%E3%82%B0%E3%83%8A%E3%83%AB_%E3%82%A4%E3%83%B3%E3%83%86%E3%82%B0%E3%83%AA%E3%83%86%E3%82%A3%E5%85%A5%E9%96%80.html?id=8ZJFAgAACAAJ
トポロジーからのプリシュミレーションができます。
10年前だと配線のシュミレーションがメインでしたが、今は電源層のプレーン共振も含めてシュミレーションする時代になりました。
36QFNの安いテストソケットを物色中ですが基板2枚で挟むデバイス交換できる変換基板を考えています。
Curious InventorのQFNの半田付けのビデオでゼリー状のフラックスを初めて見ました。
ここのQFN変換基板は高周波には使えそうにありません。
ホットプレートのリフローは面白そうですね。
問題はステンシルとクリーム半田でしょうか。
XMOSのQuadCoreを作ってみたいと思っていますが2列のQFNの半田付けはリフローでないと無理ですね。
手に入るならSi5327のようにPLLロックレンジの狭い物を使ってみたいですが、
今のところEVBもデバイスも出回っていないようなので私もSi5326にしようと思います。
rtm_iino さん
削除PROG-EVBですが、Si5xx-PROG-EVBかと思って回答してしまいましたが、SI5338/56- PROG-EVBの方ですね。こちらも5個デバイスがついてくるのでしょうか？
SI5338は、見つけた時、8出力で丁度良いと一瞬思ったのですが、差動出力だと4個になってしまうので選定せず、結局Si570+CDCLVD110Aにしたのですが、どちらの構成の方が特性が良いのかは気になるところです。
私の場合、別基板に飛ばすため差動は必須になるのでSi5356は厳しいですね。
シグナル・インテグリティ入門の紹介ありがとうございます。amazonに中古があったのでとりあえず買ってみました。正しいシミュレーションができるようになるにはそう簡単にはいかないと想像しますが...
リフローですが、環境は準備したものの、EagleからDesignSparkに乗り換えたものでまだ実施できていません。以前ステンシルの作成をした結果からは、Si5326ぐらいのピッチには厳しいそうな感じがしました。
Si5327は、私も26より27の方がよさそうと思い探してみましたが扱いなく諦めました。ただシリコンラボに直接発注する手段で購入出来る可能性はあります。
Si5327のEBVですが、Digi-Key/mouserで扱っているようです。
http://www.digikey.com/product-detail/en/SI5327-EVB/SI5327-EVB-ND/2687046
http://jp.mouser.com/ProductDetail/Silicon-Labs/Si5327-EVB/?qs=sGAEpiMZZMtmW1oUCKTs6unYstumNZFP
SI5325/26-EVBの約半額ですが、SI5325/26の場合はもしかして2セット???
kou 様
返信削除Si5338/56 PROG-EVBです。
出力周波数の種類が４つ以上必要でないならSI5338＋クロックバッファでも良いのかもしれませんし、
SI5356の出力をクロックバッファで差動、分配する方法も考えられます。
SI5338の方はひとつのチャンネルのジッターを削減するのにVCO周波数を整数倍にトラッキングするオプションがありますが、SI5356は2.2GHz固定です。
つまりソースクロックに何を使おうが周波数分解能は変わりません。 ジッターもソースに依存。
シリコンラボのサポートのレスポンスもTrivialレベルで3日程で返事が来ました。
FE-5680Aの50.255055MHzの後のDDSの置き換えにI2Cでつかえるという点ではSI5338/56は便利そうですが周波数分解能はVCOの周波数高い分ラフです。
ところでSI5326ですがDSPLLsimで出力2周波数をうまく自動合成できましたか？
やはりEVBで確認したい部分が出てきますね。
SI5327もEVBだけなら良いですがデバイスをシリコンラボからサンプル入手する以外は入手できそうにもありません。
ロックレンジが狭い分リファレンスの精度が良くないといけないので水晶振動子でリファレンスは厳しいかもしれません。
rtm_iino さん
削除クロックバッファを別に置くならSi570あるいは通常の水晶発振器のほうが、価格を考えなければ実装で悩まなくてよい点等でアドバンテージがあると思います。rtm_iinoさんの場合、FE-5680AのDDSとして使用するからSi5338/56が有力選択肢となっているのだと思いますが、合っているでしょうか？
ルビジウムは、今回は想定していませんが、今後の課題として検討したい項目です。ルビジウムが良い理由が定かではないですが、ジッタというよりもう少し周期の長い揺らぎが聴感に影響ありというところだと推測しています。
私の場合、Si5326は、22.5792MHz入力時4逓倍の90.3168MHz、24.576MHz入力時4逓倍の98.304MHｚを生成するという使用方法です。
この使い方ではDSPLLsimでは問題なく設定できていると思っています。
懸念は、22.5792MHz/24.576MHz切替時にSi5326のレジスタを再設定する必要があるため、切替時のクロック停止によるクロック供給先の誤動作、ノイズ発生などが心配されることです。
Si5327のロックレンジの範囲についてCKIN1入力クロックの精度が良ければ問題ないと考えていました。XA/XBnのクロック精度が必要ということに気がついていませんでした。Si5327のEVBをSi5326のEVBの代用として入手してみようかとも思っていますが、XA/XBのRef入力を用意が必要そうですね。
kou 様
返信削除SI5326を90MHz台のクロック生成という目的で使うならES9018Sを使用されるという前提でしょうね。
整数倍ならジッターもほとんど増えないですね。
SI5327のリファレンスクロック精度についてはEVBの説明書3ページ目5.1で触れられています。
ルビジウムをマスタークロックに使うのは良いかもしれませんが消費電力が大きすぎます。
GPSDOの方がまだ省電力でしょう。
インフラノイズのGPS-777をハイエンドショーで聞きましたがS/Nがぐんと上がって音が激変しました。
まあ激変したというのは元のCDPが悪かったという表現もできます。
AD9548＋GPSモジュールで自作できると思いますが空が見えないと使えないっていうのもどうでしょうね。
今ならAbraconの±5ppbのOCXOが1万5千円で買えるのでそれをベースにDSPLL使うのが良い選択肢でしょうか。
rtm_iino さん
削除Si5326はES9018S用です。
ルビジウムは消費電力というデメリットもあるということですね。FE-5680Aの話がありましたがrtm_iinoさんはルビを検討されているわけではないのでしょうか？
Si5327は20ppm以内であれば良いようですね。思ったよりはラフで5ppm程度のCXOでも事足りそうです。
GPSDOというのがどういったものかはよく知らないのですが、GPSから同期すること自体は、クロック精度の向上というか網同期をとる目的には必要だと思いますが、オーディオ的にこのレベルのクロック精度が必要とは思えないので、GPSが要ではなく、その後段にOCXO等安定したクロックを生成する仕組みがあり、それが功を奏しているのではないかと推測します。
そもそもGPSの電波は衛星から到達するのでドップラー効果の影響やらなんやらでかなりジッタ、ワンダだらけではないかと思われるのでジッタ、ワンダ的には害になる要素しかないように思います。
なので、もしルビジウムとGPSDOに有意差がないなら、OCXO+DSPLLがベターな構成だと推測します。
まだ出荷前ですが日本電波の超小型（1cc）OCXO http://www.ndk.com/jp/ad/2012/001/index.html あたりに目をつけていましたが、Abraconの±5ppbのOCXOも検討してみます。
kou 様
返信削除ルビジウムは携帯基地局のタイムサーバー用として放出されたものです。
音楽用があるのかどうか知りませんがCDでルビジウムカットやアトミッククロックと書いてある物は存在します。
一頃、計測器用のクロックに凝っていたので中古のルビジウムは持っています。
FE-5680Aは複数台あります。
クロックはオーディオでそれほど重要だと考えていません。
重箱の隅をつつくのが好きならクロックが一番簡単に目に見えるから皆さん白熱するだけでしょう。
DACのREF電圧の精度や電源のノイズをいかに減らすかの方がずっと大変で、
32bit 384KHzのPCM DACでも実質20ビットか22ビットの音が出ていれば良い方ではないでしょうか？
DAC無しでDSDを聞くならクロックさえ上質であれば良いのかもしれません。
GPSは複数の衛星を補足して時間精度を上げるのでルビジウムよりずっと精度は高いです。
実際にGPS同期のルビジウムもエソテリックから出てます。
ただ短時間の安定性と長時間の安定性と根本的に要求が違うのでオーディオにどれがベストかは
ご自身で判断してください。
ジッター＜1pSというICの後に立ち上がりが10nSのロジック使うのが正しいのかどうか。
スーパーパラレルDACの設計にI2Sにアイソレーターを入れてもジッターは増えないと書いてましたけど
それはどのビットも伝達時間遅れが同じという前提です。
オシロで見ている波形は分岐しているわけで実際にオシロのプローブ外した時の波形はどうなんでしょうか。
CMOSはラッチアップしますし、温度変化でスレッショルドも変わります。
パソコンのように答えがデジタルなら簡単ですが、デジタルICの世界は結構アナログです。