データの抽出ポイントについては、エレアトさんの記事を参考にしつつ、エレアトさんの取り出し方とは変えて、3つあるDSD DACチップDSD1751のDSD信号入力ピンにジャンパーして取り出そうと思います。
5.1chすべてを取り出すつもりですが、LchとRch以外のチャネルアサインが現状不明です。下の写真の赤がRch、紫がLch、橙、青、緑、薄橙はSR,SL,C,SWのどれかで、これは実際作ってスペアナ波形などから推測するつもりです。
取り出しポイントとしては、ダンピング抵抗の出力側かラインの受信端がベターなはずで、ダンピング抵抗はモジュールチップ抵抗でジャンパー困難なので、受信端側を選択してみました。
BCKについては、使用しませんが、一応モニタできるようにFPGAへ引き込む予定。
DSD信号ラインのルート
11.2896Mbit/sクロックについては、11.2896Mbit/sのクリスタルの代わりにFPGAから供給させる必要があります。
調べてみると、クリスタルの出力は、下図のように横にあるLV04A(6素子入りインバータロジックIC)に接続され、DACチップとCXD2754Qともう一箇所にダンピング抵抗を介して接続されています。
クリスタルを外すのは、失敗する可能性もあるので、ここは黄色のラインのパターンをカットして、代わりにFPGAから11.2896Mbit/sクロックをLV04Aの9pinにジャンパーしようと思います。
11.2896Mbit/sクロックの分配構成
0 件のコメント:
コメントを投稿