DE0-nanoは未だ使っても無いのですが、据え置きのFPGAもDE0-nanoに置き換え予定なので追加購入。
CDCE913は、"ES9018のクロック入力はI2SのSCKと同期が取れている方が良いという情報”を実現すべく、とりあえず使えそうなので選定。
VCXO Clock Synthesizer CDCE913
FPGAのPLLでSCKの4倍を作るという方法もあり、SDTransはその方法を取っているようですが(不確か)、DE0-nanoの場合、PLL用電源の外部フィルタ回路が省略されていて不安がある.......と思ったら、念のため見たら、DE0は他の電源と分離されていませんでしたが、DE0-nanoはPLL電源にフィルタが入っていました。
まあそれでも、PLL ICのほうが期待できそうかなと考えています。
SPDIF時は、ES9018特許技術のTime Domain Jitter Eliminatorが生きているのかもしれませんが、どうもI2S時はかえって邪魔しているのかもしれませんね。
ADuM1250は、Naryさんからの情報で知り、ES9018のI2C用のアイソレータとして使用予定です。
0 件のコメント:
コメントを投稿