Matrix Switch FPGA

 (工事中)

1.概要

 I.SPDIF、ADAT、I2S、(DSD)、ADATを2倍速化した独自仕様のadat2などのインタフェースの受信、送信機能 
 サポートサンプリングレート 44.1kHz,48kHz,88.2KHz,96kHz,176.4Khz,192kHz、(352.8kHz,384kHz:対応検討中)
 II.入力信号を任意の出力インタフェースへディスパッチするスイッチ機能
 III.MultiDAC側のクロックに同期できないSACDP等からのデータを受信可能とするSDRAMバッファモード機能

 2.ブロック構成