2013年3月22日金曜日

TPS7A47 LDO Voltage Regulator 基板 Large Ver.2

 MatrixSWの電源はバッテリーからDCDCで3.6Vに降圧して各部電源はTPS7A47で3.3Vを生成する予定でしたが、効率が悪化するのが気にはなりますが、DCDCをTPS7A47に変更することにしようかと思います。

 そこでTPS7A47 LDO Voltage Regulator 基板 Largeをベースに改版することにしました。

 主な変更点
 ・出力端子を4ペアに
 ・スタックする場合、スペーサーの支柱で入力電源ラインを分配
 ・電圧設定をSMT Padからショートピン(1.25mmピッチ)に変更
 ・ヒートシンク穴位置を調整し、秋月放熱器(ヒートシンク)20x25x20mm,
  放熱器(ヒートシンク)16x25x16mmあたりの取り付けが支障なく付けられるように
 ・10μFのパスコンのサイズ 
  ①出力10μFコンデンサを1個増やしPadサイズを大きくしました。
    ルビコン薄膜高分子積層コンデンサ(PMLCAP) 10μF25V を2個を
    3つのPadに2つ並べれば実装できるように *3/23 
  ②入力10μFコンデンサのPadにPMLCAP 10μF25V 1個追加(裏)*3/23 


TPS7A47 LDO Voltage Regulator 基板 Large V2  回路図 3/23差替



TPS7A47 LDO Voltage Regulator 基板 Large V2  A面 3/23差替




TPS7A47 LDO Voltage Regulator 基板 Large V2  B面 3/23差替


 オレンジの枠は放熱器(ヒートシンク)20x25x20mmをつけた場合の実装位置





TPS7A47 LDO Voltage Regulator 基板 Large V2  A面3D 3/23差替




TPS7A47 LDO Voltage Regulator 基板 Large V2  B面3D 3/23差替
 
 希望があれば50枚 or 100枚発注します。Blogerには、管理者のみへのコメントは出来ないようなので、以前のブログ http://multidac.blog130.fc2.com/ かTwitterのダイレクトメッセージで連絡ください。

2013年3月21日木曜日

Fusion PCB 4層基板とステンシルの扱いを開始

Fusion PCBが4層基板ステンシルのサービスを開始したようです。
現在設計中のものには、今更というのと、QFNのチップが1枚に1つになるようにしたいので見送るつもりですが、4層基板の割りには安いのでDAC基板を作るときには利用したいと思います。

 サイトの一番下に基板サイズと枚数毎の価格の表が載ってますが、50枚が一番割高になっていますが、オーダーできる枚数は、5,10,20,30,50,100枚なので、表の横軸は5,10,20,30,40,50になっていますが、5,10,20,30,50,100の間違いだと思います。

 SMTステンシルサービスは期待したいところですが、サイズが37.0cm x 47.0cm (Effective Area 19.0cm x 29.0cm)$70~ となっていて、手軽には利用できませんね。やはりCraft ROBOでなんとかごまかすしかないかな?

  SMTステンシル

2013年3月20日水曜日

TPS7A47 LDO Voltage Regulator 基板 Large 3

 基板の部品情報が漏れていたので上げておきます。コンデンサは、TPS7A4700EVM-094 Evaluation Moduleの部品を踏襲しています。


TPS7A47 LDO Voltage Regulator 基板Lシルク図

 部品表
*C3,C5,C7位置にはリード部品用Via   
  *C1付近に入力用リード部品用Via 2個   



 TPS7A47000のサーマルバッド部のスルーホールですが、以前Si5326のサーマルパッドにFujiwaraさんの基板と同じように中央に大きめの穴を開けようとしていましたが、”0.3mmの半田が通る0.35mmのVIAを16個あけておいてサーマルランドに半田メッキして仮付けします。大量の半田は熱伝導には良くないでしょう。”というアドバイスをもらい、今の形にしています。

 今回の基板を既に組立でた方より、穴が大きいと却って空気が入って良くない。ハンダ付けできているかどうかの確認は不完全の場合は電圧出力が低めに出るのでこれで確認できるようという報告もいただいています。
 また、TPS7A47のPadを長めにしたので、半田を多少多めに盛っても楽とのです。

 PCで音楽さんの組立レポート にあるように0.3mmのハンダを差してハンダする方法とサーマルバッドに半田メッキして仮付けする方法を組み合わるとかなり確実にサーマルバッドをハンダすることができ、出力電圧が設定電圧通りかどうかを確認することチェックすれば良さそうです。


2013年3月12日火曜日

MatrixSW  TPS7A47 LDO Voltage Regulator M基板

 MatrixSW HDMIーI2S基板およびSi5326基板用の電源基板(36.75mm×20.0mm)です。

 基本今までのTPS7A47基板と同じですが、Molex Flexi-Mate™コネクタにより基板面一で接続するようにしました。またA面、B面どちら側にも付けられるようにしてあります。
 3.3Vをデフォルトとしますが、Si5326,Si53301ともに2.5V,1.8V電源にも対応するため、これらの電圧も設定出来るようにショート端子を追加してあります。
 


MatrixSW TPS7A47M基板回路図(1/1) 



MatrixSW TPS7A47M 基板A面 


MatrixSW TPS7A47M 基板B 




MatrixSW TPS7A47M 基板A面 3D 



MatrixSW TPS7A47M 基板B面 3D

2013年3月10日日曜日

MatrixSW HDMI-I2S Si5326基板

 続いてSi5236基板のアートワークがほぼ完成。
 ほとんどSi5326のみの基板で、その周辺回路とCXOボードとのコネクタ、HDMI基板とのコネクタなどしかありません。


  MatrixSW HDMI-I2S  Si5326基板回路図(1/2) Si5326周辺


  MatrixSW HDMI-I2S  Si5326基板回路図(2/2) I2C Isolater周辺



  MatrixSW HDMI-I2S  Si5326基板 A面

  MatrixSW HDMI-I2S  Si5326基板 B面



  MatrixSW HDMI-I2S  Si5326基板 A面3D


  MatrixSW HDMI-I2S  Si5326基板 B面3D

 
 あと、電源ボードで、HDMI-I2Sの基板群が揃います。 来週あたりから基板製造依頼を出し始めようかと思います。
 MatrixSW CXOボードMatrixSW HDMI-I2S  I2S Data /I2C基板 基板の修正について追加訂正しました。

2013年3月9日土曜日

TPS7A47 LDO Voltage Regulator 基板 Large 2

 春節を挟んだためにかなり時間がかかりましたが、ようやく届きました。

 ガーバーデータがおかしいということで2度程再提出したことでも3日くらいは余計にかかりました。

 DesignSparkからGerber出力時にOutput - LPFK の設定項目 Position Tab "Fit Plot"を選択したためだったようですが、A面とB面の基板サイズが異なるというのが再送付を求められた理由でしたが、大きくはなっていたはずですが、A面、B面同じ比率で大きくなっていて指摘事項とは異なるように見えており悩みました。


 希望された方、別途連絡しますが、基板1枚 \150 と送料実費をお願いする予定です。

 基板を希望された方でまだ連絡先をご連絡いただいていないかたは、以前のブログ http://multidac.blog130.fc2.com/ かTwitterのダイレクトメッセージで連絡ください。

TPS7A47 LDO Voltage Regulator 基板L A面




TPS7A47 LDO Voltage Regulator 基板L B面

 0.3mm径のハンダなら、グランドパッドのスルーホールを通すことができることを確認しました。リフローでなくてもハンダ付けは可能そうです。

 50枚作りましたが、キャンセルなければ希望数が50枚に達しているようなのと、私自身は未だ使用予定ないので確認せずに発送する予定です。

2013年3月3日日曜日

MatrixSW HDMI-I2S I2S CLK基板


 TPS7A47 LDO Voltage Regulator (Large)基板は今週末には届くかと思っていましたが、2/26に発送はされているのですが未だ届いていません。

 
 MatrixSW HDMI-I2S  I2S Data /I2C基板の下側になるMatrixSW HDMI-I2S I2S CLK基板のアートワークがほぼ完成しました。


 100mm×50mmですが、部品はクロックドライバSi53301とFPGAへのクロック供給ルートとして、LVDSレシーバ(DS90LV018A)、アイソレータ(ISO7221)、Clock Multiplier(CS2300-02)だけで、あとはコネクタが数種類9個で構成します。

 CS2300-02は×2/×4/×8へ逓倍するPLL ICで、FPGAの内部PLLのリファレンスクロックは5MHz以上の周波数という制約があるため、DSD64時は、BCLK 2.8224MHzと5MHzを下回るためその対策として入れることにしました。

 MatrixSW HDMI-I2S  I2S CLK 回路図(1/3) Si53301周辺

 MatrixSW HDMI-I2S  I2S CLK 回路図(2/3) HDMIコネクタ


 MatrixSW HDMI-I2S  I2S CLK 回路図(3/3) FPGAインタフェース



 MatrixSW HDMI-I2S  I2S CLK A面

 MatrixSW HDMI-I2S  I2S CLK B



 MatrixSW HDMI-I2S  I2S CLK B面(ペタなし)


 MatrixSW HDMI-I2S  I2S CLK A面 3D

 A面側は何も実装しません。ほぼGNDベタです。上図にはHDMIコネクタが載っていますが、実際にはI2S Data /I2C基板側に載せ、こちらの基板にも貫通してきます。
 Si53301にその他のICの電流が流れ込まないように電源、GNDベタにスリットを入れてあります。


 MatrixSW HDMI-I2S  I2S CLK B面 3D