SONY HAP-Z1ES のDACはカスタムチップ？ 2

　SONYの専門スタッフが說明されるとのことなので、アバック横浜店のSONY ハイレゾHDDプレーヤー「HAP-Z1ES」発売記念試聴＆商談会！に行ってきました。

　詳しいことは、説明に来られた方もわからないようでしたが、既存のDACチップではなく独自の回路でアナログFIRを組まれているとのことでした。

ジャケット写真や曲名を自動でネットから拾ってくるgracenote対応やスマートフォンやタブレット端末で操作ができる、"HDD Audio Remote”がもたつきなくスクロールするなど使い勝手の面もよさそうです。ただしgracenoteが使えるのはWAVファイルのみでDSDやFLACは対応しないとのことです。また、SONY HAP-Z1ESのHDDは、PC等からも普通に見えるので、NAS的にも使えるそうです。

　内蔵HDDが故障した場合は使えなくなるそうで、その場合は修理に出すしかなさそうでした。この点、HDDの寿命からすると改善してもらいたいところです。



　内部写真がなかなか出てきませんが、こちらのSONYのサイトに下記の写真が掲載されています。
　DSPはAnalog Devicesの高性能な32ビット浮動小数点DSP　SHARC®プロセッサのようです。ということでAV Watchの記事にある専用オーディオICはDSPを内蔵しているようなチップではない可能性が高そうです。アナログFIRフィルタのことを指している可能性も否定はできません。

SHARCプロセッサ

　アバックの試聴会参加者特典で、現状最低価格？で購入できるので、購入も検討中です。

　

ES9018S DAC基板 基板到チャコ

　ES9018 DACの各基板（合計6種類）がようやく届きました。

　Main基板のVia間が近すぎでNGだったため修正して再提出したので余計に時間がかかりました。FusionPCBでは、以前とは異なりメール添付では受け付けてくれず、Web上から再Uploadせよとのことでしたが、どうやってUploadするのか分からず、何度か問い合わせしてようやくUploadできようになったこともありさらに余計に時間がかかりました。

ES9018S DAC　Main基板　A面

ES9018S DAC　Main基板　B面

再提出の際、裏面はリフローではなく手半田になるので、チップコンデンサのPadを大きめに修正しました。

ES9018S DAC　　FPGA　IO基板（左）　Digital Power基板（右）　A面

ES9018S DAC　FPGA　IO基板（左）　Digital Power基板（右）　B面

　FPGA　IO基板を下側、Digital Power基板を上側にして重ねて実質4層基板となります。DE0-nanoの上に乗せ、さらにその上にES9018S DAC Main基板を乗せます。
　FIFO-Clock Isolation Boardを真似てFPGA電源動作部との間のアイソレータにはスリットを入れてみました。図面どおりちゃんとスリットを入れてくれています。
　

　

ES9018S DAC　Analog Power A基板（左）　Analog Power B基板（右）　A面

ES9018S DAC　Analog Power A基板（左）　Analog Power B基板（右）　B面

こちらもAnalog Power A基板を上側　Analog Power B基板を下側にして重ねて実質4層基板となります。

　ES9018S DAC Main基板の上側に乗せます。ES918Sが隠れるのはしのびないので、ES9018Sが見えるように切りかけを入れてあります。

ES9018S DAC　Clock Power基板　A面

ES9018S DAC　Clock Power基板　B面

 こちらはSi5328とCXO用の電源基板でES9018S DAC Main基板のSi5328の下あたりに重ねます。


　とりあえずDAC基板としてではなく、ES9018S DAC Main基板の左半分のクロックセクションとFPGA IO基板とClock Power基板の3枚のみでSi5328とI2Sの供給だけ動作させて、失敗したT46/ES9018用CLKおよびI2S基板の代用としてHTPC T46/ES9018v3 -SVに組み込めるようにしようと思います。

SONY HAP-Z1ES のDACはカスタムチップ？

　HAP-Z1ESのDACが何なのかについて、未だに決定的な情報はみつけられませんが、国内発表時の記事やSonyの下記のサイトから、ヒントとなる情報が見られます。

AV Watch
　"DSDリマスタリングエンジンは、入力した全ての楽曲ファイルを5.6MHzのDSDに変換した後で再生するもの。
HAP-Z1ESではDSDの信号のDA変換方式としてアナログFIRフィルタを、左右チャンネル独立して搭載。
片チャンネルあたり4個のフィルタユニットを1クロックディレイ差動合成させて動作させることで、DSD信号の高域ノイズを効果的に低減できるという。
ここには、ソニー独自のDSDオーバーサンプリング技術やノイズシェーパーなどのノウハウを盛り込んでおり、専用オーディオICと高性能32bit DSPの組み合わせでリアルタイムに5.6MHz DSD変換が行なえるという。

この処理を行なうことで、効果的なノイズ低減やアナログ的な音質を実現できるとする。
ソニーでは、DSDリマスタリングエンジン処理を行なったほうが高音質と位置づけるが、「そのままの音で聞きたい」という意見もあるため、'13年内に提供予定のファームウェアではDSDリマスタリングOFF設定も可能にする予定。"



Sony　HAP-Z1ES 音質のページ

アナログFIRフィルター（含移動平均フィルタ）
DSD信号のD/A変換方式として理想的なアナログFIRフィルターを搭載。
左右チャンネル独立のチップ構成とし、片チャンネルあたり4個のフィルターユニットを使用。
1クロックディレイ差動合成動作させています。
この回路によりDSD信号に含まれる高域ノイズを効果的に低減できます。

DSDリマスタリングエンジン
前述の理想的なDA変換システム「アナログFIRフィルター」の性能を最大限に生かすために、すべての再生信号を5.6MHzのDSD信号に変換して再生しています。
高性能なDSPとソニー独自開発のオーディオ用ICの組み合わせによる変換エンジンには、ソニーが業務機で培ってきたDirect8倍オーバーサンプリングやExtended SBM等のノウハウが盛り込まれています。

 HAP-Z1ESの再生過程　　　Sony　AP-S1　高音質技術より

Sony　AP-S1　高音質技術のページ

”Burr-Brown D/Aコンバーター PCM1795を採用
DSD再生時アナログFIRフィルター方式、PCM再生時アドバンス・セグメント方式を使用しています。"

①アンプ内臓のHDDオーディオプレーヤーシステム "AP-S1"の説明にはPCM1795と明記されていますが、"HAP-Z1ES"には明記されていない。

②"高性能なDSPとソニー独自開発のオーディオ用ICの組み合わせによる変換エンジン"

③"左右チャンネル独立のチップ構成とし、片チャンネルあたり4個のフィルターユニットを使用。"

④"'13年内に提供予定のファームウェアではDSDリマスタリングOFF設定も可能にする予定。"
　
④の記述からPCMの直接再生も可能になること、③"チップ構成"からディスクリートの可能性は低く、専用ICで実現しているか、PCM179xなどのDACチップを２つ以上搭載している可能性が高そうで、①にあるようにAP-S1ではPCM1795と明記しているのにチップ名の記述がなく、また②の専用オーディオICを開発していることから、専用オーディオICの可能性が一番高いように思います。


　PCMをDSD化して再生する場合は、その変換処理が肝となるのでしょうから、Sonyのノウハウが盛り込まれたDSDリマスタリングエンジン等は期待が持てそうですが、デジタルチャンデバを用いるシステムには組み込みづらいのが悩ましいです。

SONY HAP-Z1ES

　SONYがDSDを本格的に復活させてきたようです。
　全音源をDSD変換再生するHDDオーディオプレーヤー"HAP-Z1ES"を始め、DSDを再生できるHDDオーディオプレーヤー"HAP-S1" DSDを再生できるポータブルヘッドホンアンプ "PHA-2"

をIFAで発表。

SONY HAP-Z1ES

中でもHAP-Z1ESはPhilewebの記事によると、
"「DSD Re-Mastering Engine」の採用で、全ての再生信号をDSD128（5.6MHz DSD）に変換して再生を行う。
DSD信号のD/A変換方式にはアナログFIRフィルターを採用し、左右チャンネル独立のチップ構成、片チャンネルあたり2ペアのフィルターユニットを1クロックディレイ差動合成で動作させている。これにより、高域ノイズが効果的に低減できるという。"
とあり、DACチップを使わずにFIRフィルタでD/A変換しているようです。アナログFIRフィルタという言い方は正しくないように思いますが、きっとDSD原理基板と同じような構成で、差動合成ということなので、以前実験したような構成なのかもしれませんね。中を見てみたいものです。

JRiver 19 PCM=>DSD変換をマルチチャネル化できないか？

　JRiver自体がASIOドライバー（JRiver audio engine as an ASIO driver）となることができるということで、これは他のソフトの再生データもDSD変換ができるということであり、何とかJRiverを活用してSSC-X等でチャンネルデバイダしたPCMをDSD変換することはできないか調べてみました。
　JRiver自体はDSD変換などOutput Encordingを実施しなければ32chでも対応していますが、PCM=>DSD変換自体は2chのみしか対応しません。


　先ず通常のソフトの場合、ASIOドライバは１つしか指定できないため、JRiverのASIOドライバを選択すると、AudioIFや、その他のソフトに接続することができなくなるため、これが制約となって2chに制限されることになります。

　ReaperというDAWソフトにはReaRouteという他のASIO対応ソフトとの音声データの入出力が可能になるASIOドライバをサポートしていて、ASIOドライバとしてJRiverを指定しても、他のソフトとの接続も可能になるということがわかり、試してみました。

　最初x64bit版をインストールしましたが、foober2000、Samplitude、SSC-X、その他いくつか試しましたが、何れもASIOドライバの選択肢にはReaRouteは現れずで、いきなりこれ以上進めないかと思いましたが、x32bit版をインストールするとどのソフトも認識してくれました。どうも接続先のソフトが32bitアプリの場合はReaperも32bit版でなければダメなようです。

チャネルデバイダ+JRiver19によるPCM=>DSD変換によるDSDマルチチャネル構成

　まず上記構成のJRiverのPCM=>DSD変換を行わずPCMのまま出力する構成が組めるかを試してみましたが、これはうまくいきました。

　次にJRiverのDoP方式PCM=>DSD変換に変えて試してみましたが、どうもイマイチ不安定でした。

foober2000から直接JRiverに変更すると問題なさそうなのですが、何故不安定になるのかはまだ分かっていません。

　さて、ここまではできるのですが、ReaRouteも他のソフトとは接続できますがAudioIF等ハードには接続出来ないため、結局2chから増やすことはできません。

　今のところ良い解決策はみつかっていません。

チャネルデバイダ+ハードウェアPCM=>DSD変換によるDSDマルチチャネル構成

　

　今のところ、実現可能そうな構成は、上の図のようにソフトではチャネルデバイダ処理までで、DSD変換は、エレアトさんのPCM2DSD変換基板を複数使うなどハードによるPCM=>DSD変換になってしまいそうです。

チャネルデバイダ+PCM=>DSD変換VSTプラグインによるDSDマルチチャネル構成

　VSTプラグインタイプのPCM=>DSD変換アプリが出てくれば上図のような構成によりDSD出力のマルチチャネル構成がとれるのですが、探した限りでは無いようです。今後出てくることに期待です。

　

JRiver Media Center 19 PCM=>DSD変換サポート

　JRiver Media Center 19でリアルタイムPCM=>DSD変換をサポートしたとのことなので、17からバージョンアップしました。
　チェックしていないうちにHQPlayerやFoober2000でもサポートしていたようですね。

　DoP　FormatのDSD64とASIOのDSD128の出力フォーマットが選択出来ます。ASIOのDSD64とDoPのDSD128では出力できないということだと思います。

　

 出力フォーマット選択画面

出力フォーマットの選択肢

　JRiver Media Center 19 のもう一つ注目の機能が、JRiver自体がASIOドライバー（JRiver audio engine as an ASIO driver）となることができるようになったことです。

　他のプレイヤーの再生データをJRiver経由し、その際JRiverの持つエフェクト等の機能をかけてからAudioインタフェースに出力できる機能になります。

　この機能を用いて例えばSSC-XでチャンネルデバイダーしたデータをJRiver Media Center 19でPCM=>DSD変換して出力することが可能かもしれません。

　試したところ、SSC-XからのデータはJRiverへ受け渡せませんでした。Samplitudeとfoober2000の出力はJRiver経由でRME RayDATへ出力することができました。またSSC-XやfooberではChannelとしか表示されずチャネル対応が分かりません。

　しかしJRiver Media Center 19 　PCM=>DSD変換のDSD出力は2chしか選択できないため、チャネルデバイダ後DSDに変換するということはこのままでは実現できません。何か良い手があればよいのですが...

　

SSC-X　ドライバセットアップ画面

foober2000　ドライバセットアップ画面

Samplitude ドライバセットアップ画面

　

SoCKit と Helio - 2つの Altera Cyclone V SoC Evaluation Board

 Altera Cyclone V SoC の比較的安価なEvaluation Board、Macnica Helio SoC Evaluation Kit　と　Terasic SoCKit Evaluation Board　が発売されたので、Sokitの購入手続きをしました。

RocketBoards.orgに資料や色々なプロジェクトがアップされています。

　実は、SoKitの方の存在は知っていましたがArrowのボードなので入手に難儀すると思い、Helioの購入も既に申し込んでおり、こちらはできればキャンセルしたいのですが無理かもしれません。今のところ２つも不要なのですが...

　Arrowとどういう関係になっているかよくわかりませんが、SoKitは、Terasicが開発しているようで、Terasicから購入できます。
　こうなるとDE0およびDE0-nanoで使い慣れていることや、ボード仕様の比較結果からSoCKitの方が断然欲しいボードとなりSoCKitも申し込んでしまいました。

　

Macnica Helio SoC Evaluation Kit　ブロック図　Helio Reference Manualより引用

 Terasic SoCKit Evaluation Board　ブロック図　SoCKit回路図より引用

SoCKitとHelio の比較表

　仕様の比較をしてみました。
　価格もほぼ同じで、仕様もそんなに大きくは違いません。
　FPGA自体は、同じコアのパッケージ違いのようです。トランシーバ数がSoCKitの方が多いですが、多分使わないので余り関係ありません。どちらもまだES品ですね。

　DE0-nanoに搭載されているCyclone IV　 EP4CE22F17C6NよりLEが約4倍、内蔵メモリも10倍ぐらいになっていて、トランシーバやLVDSも使えるので、ARMコアを使わなくともお得な Evaluation Boardといえるかもしれません。
 　
　HelioはAltera SoC Development BoardとARM開発環境の互換性を考慮して、HPSサイドの周辺回路を共通化を計り、FPGAサイドの周辺をかなり端折って価格を抑えたと聞いています。そのことからFPGAサイドの周辺がかなり簡素化されています。FPGAサイドのSDRAMがありませんがSoCKitには用意されています。
　
　また、SoCKitに24-bitCodecが搭載されており、これを利用したサンプルプロジェクトが用意されているので、この点も欲しい理由です。
　
　そしてSi5336を搭載しており、所望の周波数が作ることが出来そうな点もメリットになりそうです。