MatrixSW LVDS-I2S_CLK基板 方針変更

パターン設計もほぼ完了した状態でしたが、いろいろと見直したいことが出てきたので再設計することにしました。

見直し内容は、

１．OCXOをマスタークロックとするモードを設ける
　　　　rtm_iinoさんからOCO500-18を分けていただいたので、OCXOをマスターとするモードも設ける。将来的には追加するつもりでしたが最初から搭載することにしました。

２．Multiplier/Jitter Attenuator　Si5326を搭載
　　　　OCXOの63.897600MHzから22.5792 MHz、24.576 MHzを生成するためのPLLとしてジッタアッテネータも装備するSi5326を用いることにしました。

３．CXOをSi570から CCHD-957 22.5792 MHz と NZ2520SD　24.576 MHzに変更
　　　　HiFiDuinoさんの記事を見て、特性の良さと制御容易性を採ってCCHD-957に変更します。ただし結構サイズが大きいのであまり常用するつもりのない24.576MHzは小さいNZ2520を選択しました。

４．スレーブモード
　MatrixSWがマスタークロックとなれない、BDプレイヤーやPS3などをソースとする場合の対策としてSpdifで受信したデータから5.5125kHz/6.00kHz成分を抽出しSi5326でプレイヤー側のクロックに同期した22.5792 MHz、24.576 MHzを生成するモードを設ける。
　Si5236を搭載することにしたので、これも可能になることに..

５．Ti　TPS7A47レギュレータ
　こちらもHiFiDuinoさんの記事より4.17 µVRMSと超低ノイズのＴＰＳ７Ａ４７を採用することにしました。
　発熱がきになるので、DC-DCでOCXO用5Vは5.4V、その他は3.6Vを一次側電圧として供給します。ただしDigi-Keyに登録はありましたが出荷時期未定となっていますので入手にはしばらくかかります。


　以上のことを反映してMatrixSW LVDS-I2S_CLK基板のブロック構成を下図のように変更する予定です。搭載部品が増えるので基板は100mm×50mmから100mm×100mmサイズに変更となる予定です。

MatrixSW LVDS-I2S_CLK基板の構成

　OCXOのところでも書きましたが、rtm_iinoさんからOCO500-18を始め、水晶、コンデンサ、EMIフィルタ、同軸コネクタ等たくさんの部品を送ってもらいました。下の写真はその一部です。rtm_iinoさんありがとうございました。

rtm_iinoさんから送られてきた部品の一部