忙しくてなかなか進んでいません。今週末よりようやくSi5326基板の立ち上げを開始しましたが、いきなり躓いています。
最初はSi5326のI2Cアクセスを確立させるところからになりますが、DE0-nanoとBuffaloIIをのI2Cの接続にSi5326基板のADuM1250の1次側も接続に加え、Si5326の電源を入れると"L"にドライブされてES9018のアクセスまでできなくなってしまいます。
ADuM1250の2次側にはSi5326のI2Cポートとプルアップのみしかありません。こちらの電圧も1V強しかありません。これが原因で1次側が'L'ドライブされているようです。プルアップが2kΩと大きい値にしていたので試しに820Ωにしてみましたが、やはり1.2V程度です。
Si5326が壊れている可能性もありますが、先ずはADuM1250を外して見ました。Padが剥がれて基板は使いものにならなくなってしまいました(泣)
これでも状況は変わりません。
電流は、実験電源の出力で4.4V 120mA程度で、3.3Vで150mA程度になっています。Si5326は、Disable modeで160mA、動作時で190mA～（動作周波数や出力規格による）なので、少し低めだけどそれほどおかしな値でもない？といったところ。
Si5326のSDAはともかく、SCLは入力なので、何故に"L"レベルに引っ張ろうとするのか途方にくれていましたが、ふと、もしかしてSi5326の電源が浮いている？と思い調べてみると、5pinと32pinは導通がありましたが、10pinが浮いていました。半田を付け直して、SDA,SCLの電圧を見ると3.2Vありました。
Si5326のVddは3本ありますが、SDA,SCLは10pinのVddに電源供給が無いとダメなようです。データシート上、3pinともVddとして区別はありませんが、内部では供給ブロックがわかれているのかもしれません。
電流も、実験電源の出力で4.4V 200mA程度になりました。
さてもう一つ問題がありまして、コネクタにヒロセDF13を多用しているのですが、精密圧着ペンチ エンジニア PA-09で自分で圧着してケーブルを作ってみましたが、今回使っているうちに圧着が外れてしまうのが4本中2本も出てしまいました。作るときも失敗繰り返してようやく4本分できたのに、こんな状況で100本以上作るととんでもないことになりそうです。
コネクタをもう少しピッチの広いものに替えないとマズそうです....
kou 様
返信削除こんばんは、
なかなか難航しているようですね。
電源ピンが別れている場合ダイの上で離れている場合もあります。
逆の見方をすれば電源ピン毎にADP151を使える可能性なども出てきます。
ケーブルは圧着してから軽く半田してもコネクタシースに入るならその方が確実でしょう。
最近は2.54mmのヘッダーピンしか使わないようにしています。
最近は片方だけ圧着したケーブルなども売られていたり、サービスで圧着を有料でしてくれる店もあると思います。
そちらの方が楽だと思います。
Si5326用に作った基板なのに8枚もSi5317で終わってしまいました。
PCMだけならワードクロックからマスタークロックかビットクロックを作って拡張する方が良いかもしれません。
今 AmaneroのDSDの波形を見ていたらファイルは2.8 MHzのDSD64なのに5.6MHzのクロックが出てました。
DSD128も同じだったのでアップサンプル仕様なのかもしれません。
rtm_iino さん
返信削除電源ピンが中で別れているのは良くあることは知っていましたが、Si53301が端子名に各々違う名前になっていたので、Si5326は別れていないように思ってしまっていました。多分Si53301は個別に電圧を設定できるのに対し、Si5326は同じ電圧にしなければならないため同じ端子名になっているのかと、後から思いました。
半田を軽く充てれば確かに改善しそうですが、圧着自体がかなり難しいのでもう少し大きい端子に変えようかと思います。
Si5326基板はSi5326が１つも載っていないのでしょうか!? それは何故にでしょうか？しかし量産しておられますね。
DSDの波形ですが、DSD128の時も同じだったとは、DSD128時は11.2MHzのクロックだったということでしょうか？
クロックはDSD64時は2.8MHzのままですが、DSD Phase Modulation Modeだとデータの変化点が倍周期になるので、パット見だと倍周波数のように見えてしまいます。以前オシロで見た波形をblogに載せてあります=>http://multidac.blogspot.jp/2010/12/scd-xe600dsd-bckdata.html そのようなことはないでしょうか？
もしアップサンプリングしているなら、そのような記述が有りそうな気がします。
kou 様
返信削除Si5326とSi5317は電源などが共通なので両方使えるように設計したのにSi5326をまだ一度も使わずあと２枚未実装の基板が残っているだけという事です。
Si53301は先週テストしました。
入力信号と出力ではずいぶん位相差がありますね。
分周出力とバッファされた出力を比べたら遅延は数百pSでした。
Si53301やSi5338などはI/Oの電圧も3種類から選べますのでLVDSは1.8Vで、CMOSは3.3Vでと使い分けできるからです。
使わなければ電源切っておく事もできますので省電力化にも使えます。
Amaneroはビットクロックを見たのですがDSD64なら通常の2.8MHｚ、DSD128なら5.6MHzだと思っていました。
でも今思えばFoobar2000でPCM再生の後で何もせずにDSDファイルを再生したので設定が自動切換えでなければDoPやASIOなどの部分を変更しないといけなかったのかもしれません。
SCD-XE800からDSD抜き出して外部DAC用に引き出しました。
まだ外付けDACに繋いで音は聞いていませんが内部のLDOが2段構えなのでADP151に変更できるかと思って調べたらTARS5Sと同じ並びで駄目でした。
XE800のLPF用のデュアルのオペアンプを交換するともう少しましな音になりそうです。
rtm_iino さん
削除Si53301の入力から出力の位相差が大きいとのことですが、データシートでは、Propagation DelayはTBDになっていますしこのデバイスとしては遅延のことは重要視していないのだと思います。
最近の設計では高速信号はトランシーバでシリアル伝送ばかりなので、クロック分配系の遅延を気にする必要のあるケースは限定的だと思いますから重視されないのだと思います。
SCD-XE800からDSD抜き出しをされるならクロックをDAC側をマスタにするのが理想で、この場合電源の強化は考えなくて良いことになるはずですが、改造が結構大規模になってしまうのが難点です。
一応 http://multidac.blogspot.jp/2012/06/sacddsd6.html のような形まではしましたが、MatrixSW側を製作中なためまだ運用できていません。もしご要望があれば出来たらデザイン提供しますが、いつになるやらです。
kou さま
返信削除XE800から抜いた信号用のDSDクロックはOCXO+Si338+Si5317で作ります。
昔はアナログPLLのクロックジェネレーターを使ってみたのですがハイエンドには無理がありますね。
WM8805を市販の基板でテストしてみましたがデバイス単体の性能が出ていませんでした。
WM8805はRCフィルターが無いのでデジタルPLLなのかもしれません。
SPDIF→I2Sだけ波形を見ましたがI2S-→I2Sでリクロック用途で使うつもりで買いました。
データシートにはSPDIF→SPDIFでジッター低減用に使えるとありますね。
AuralicのVegaはやはりES9018Sなんでしょうか。
http://www.auralic.com/en/
NOSで1.5Mレートで再生できるDACは他には無さそうですから。
最近はPCMをDSDに変換しない方が良いのではないかと思いはじめました。
ニアフィールドで小型モニターで聞くとPCMとDSDに変換した後の音場、定位がかなり違うように感じます。
少し離れると違和感は減るのですが44.1KHzを352.8KHzにSRCで変換したよりも変わってしまいます。
rtm_iino さん
削除>XE800から抜いた信号用のDSDクロックはOCXO+Si338+Si5317
Si338は、Si5338でしょうか？
Si5338であった場合、この構成での使い方がよく見えません。OCXOを使う構成となっていますが、リファレンスクロックはDSD信号の並走クロックでOCXOは、XE800再生中は未使用でしょうか？それともFIFOバッファでクロック載せ替える構成でしょうか？
WM8805については、初めて知りましたが、ぱっと見ではI2S⇒I2Sというのは出来ないように思えますが...?
データシートにはジッタについての規定がほとんど無いようですね。この様子だとジッタの低減についてはSi5317の方がよさそうに思いえます。
AuralicのVegaは、下記のサイトにES9018Sと書いてありました。同じシリーズのARK MX+はAK4399ですので、使い分けているようです。ちなみにAK4399が旭化成エレクトロニクスのサイトから消えているようです。先月覗いたときは確かあったのですが...
http://www.auralic.jp/products/vega/
PCMをDSDに変換するのは、理論的には変換誤差を生じるだけで良くなる面は無いように思います。DA変換部の構造次第でDSDの方が良くなる面があるかどうはわかりませんが....
DSDのメリットのひとつはハイサンプル時のデータ容量が同じ情報量の場合は小さくできるので、ネットでの流通フォーマットとして有利というところが、このところクローズアップされてきた要因で重要なひとつだと思います。
横から失礼します。
返信削除rtm_iino さま
>最近はPCMをDSDに変換しない方が良いのではないかと思いはじめました。
ES9018のmclkに jitter cleanerを入れて1ヶ月程経過した現在の感想は私も同じです。
マスタリングする時に44.1/16のPCMでモニターして作られたCDは44.1/16の
PCMでちゃんと再生出来ればそれがBestではないかと今は思っています。
私はJBL 4343Bをバイアンプ駆動で、今日現在、300Hzでクロスさせていますが
上記ソースで再生するのが Bestで、DSDに変換したりPCMをアップサンプリング
してから再生すると中低域に位相の違和感を感知するようになりました。
低域の響き自体もPCMの方が豊かで柔らかいのに対しDSDは硬質になります。
アンプやSPとの組み合わせで違う結果も出るのかも知れないとは思いながら
rtm_iinoさまが同じ感想を述べておられるので書き込んでみました。
このコメントは投稿者によって削除されました。
返信削除tetu さま
返信削除PCMで352KHz32bitにSRCで上げた音と44.1KHzのオリジナルの音をPCM5102で比較試聴した際に
6dB/OctのRCフィルターを何度か設定しなおして38KHzにしました。
やはりオリジナルの方が音は自然に聞こえます。
アンプやスピーカーが変わってもイアフォンやヘッドフォンが変わってもリファレンスのボーカルのフォルマントが変わってしまうことはないと思います。
PCMならDAWで弄れますがDSDに変換すると弄る術がありません。
ジッタークリーナー入れてもジッターが何割か減る程度だと思いますが残念ながらジッタークリーナー入れない方が良いオシレーターにまだ出会えません。
kou さま
返信削除Si5338はZero Delay Modeで使ってみようと思っていましたがDSDの場合は中央サンプルなのでジッタークリーニングしたDSDクロックだけで十分かもしれませんね。
WM8805ですが３線シリアルデータは入力ピンと出力ピンが分かれています。
外部LRCK,BCKを入れてスレーブモードとして使えると思います。
WM8805のジッターに関してはこちらを御覧ください。
http://www.wolfsonmicro.com/documents/uploads/misc/en/Jitter_performance_of_spdif_digital_interface_transceivers.pdf
JTESTされた方はこちらです。
http://movieplanet.dyndns.org/~Innocent_Key/data/yohine/dac/jitter_measurement.html
SPDIFでもI2Sでも外部クロックでジッタークリーニングしたクロックを入れると良い結果は出ると思いますが
最近はUSB DDCを使ってSPDIFはほとんど使わなくなってしまいました。
AK4399はもう中止でAK4414の４ch DACになっていますね。
http://www.elisnet.or.jp/news/news_detail.cfm?select_news_id=24010
このDACはDSDに切替するにはシリアルコントロールでないとできないようです。
rtm_iino さん
削除WM8805のI2SポートのInをOutに接続するモードは多分無いと思います。
また、PLLはSPDIF受信か水晶に対してしか同期できず、I2S入力をリファレンスとすることは出来ないと思います。
しかしWM8805はSPDIFのジッタ除去については、優秀なようですね。
"光"推しの私にとっては残念ながらUSBが主流となっていますが、WM8805はなかなか有効なデバイスのように思えます。
rtm_iino さま
返信削除> ジッタークリーナー入れてもジッターが何割か減る程度だと思いますが残念ながらジッタークリーナー入れない方が良いオシレーターにまだ出会えません。
ジッターを極力発生させないアプローチと、発生してしまったジッターをキャンセルさせる
アプローチの2通りあると思いますが、どっちも未だしという感じですよね。NDKの高精度クロック
とかにしても発振回路の後にバッファが入っている訳でしょうから、必ずなにがしかのジッタは載ります
からね。更にこれを基板の上に実装した時点で又ジッターが発生しますね。DACチップの中に入ってからも
盛大に発生しているでしょうね。むしろDAコンバートする回路部分だけをLSIの外に引っ張り出して
ディスクリートで作った方が早かったりしてｗ
いっそのことDAコンバートする時クロックを使わない方法を誰か発明してくれれば良いのですが、30年掛かって
できていないんですから今後も出来ないでしょうね。今からじゃもう需要もないですしね。
> アンプやスピーカーが変わっても・・・・
私はオーディオの世界に首を突っ込みだしたのはここ4，5年なのでその前30年間のことは知らないのですが、
かないまる氏がどこかで『昔のアンプは低域で位相が回るので昔のSPはこれを前提にして音が調整してある』
と言うようなことを書いているのを読んだことがあって最近のSPだと事情が変わるかも知れん、と思ったのです。
tetu さま
返信削除発振器回路の前の電源が安定しているかどうかでジッター特性は大きく変わります。
今 借用中のSDカードプレーヤーはNZ2520SDに換装しているそうですがTIAで測定したら計算上0.16pSのジッターはnSレベルでした。
Rise 5.7nS、Fall 6.7nS、ジッタークリーナーより10倍以上遅いです。
部品単体をメーカーで測定する際は電波暗室でノイズの無い環境で行っているのですが
3端子レギュレーターのマイコン基板ではその性能は発揮できないというところでしょうか。
＞最近のSPだと事情が変わるかも知れん、と思ったのです。
スピーカーは構造上低音が遅延して位相が中高音と合わない方式があります。
クロスオーバーで位相が合わせられるタイプならサラウンドアンプと同じ調整を左右のドライバー単位でやるのでリスニングポジションにマイクを置けばほぼ合わせられます。
DAコンバーターを使わないI2S入力のフルデジタルアンプも種類は増えてきていますね。
DACレスになる時代も来るかもしれません。
rtm_iino さま
返信削除私はsync基板を使っているのでNZ2520SDの90MHzなんですがジッタクリーナの
前と後でFETプローバなんか使わずに気楽に波形を観測しただけで10倍ぐらい
の差だろうなというのは同感です。
私も中島さんの新しいSDカードプレーヤは既に予約済みなのですが、今の話だと
jitter cleanerを速攻で入れた方が良いなと思いましたｗ
TA-FA1200ESなるSONYのフルデジタルアンプと称するものを持っているのですが
この世代のものは出力の直前までPWMで持ってきてLow passフィルターを咬まして
アナログに変換して出力を出しているんですよね。ですからアナログ出力はクロック依存も
良いとこで、クロックを換えてやると音が変わります。今回 jitter cleanerを入れると
劇的に改善される事が分かったのでここにこれに使ってやれば、一部の間でその名も高い
SD-05を超える事が出来るのではないかとむしろニンマリしていますがｗ
kou さま
返信削除WM8805ですが私も多分自分では使わないかもしれません。
今ならUSB DDCが色々使えるのでSPDIFを使う必然性が無いです。
特に32ビットや384KHzをテストするのにはSPDIFでは無理ですから。
スレーブモードですがタイミングチャートを見るとBCKの立ち上がりでラッチして
BCKの立下りで出力しているように見えます。
MCK,BCK、LRCKは双方向なのはCS8414やCS8416のスレーブモードと同じだと思います。
使えたとしてもUSB-DDCをジッタークリーニングしてその後DAI回路を通過してskewが減る保証もありません。
ジッタークリーナーの位相調整で最小に持って行く方が良いでしょうね。
Si5326のプログラムはCLATやFLATのレジスタは弄られていますか？
rtm_iino さん
削除SPDIFでは32ビットや384KHzが伝送できないですが、これらは編集の段階（PC内）では有用だと思いますがDACに渡すデータとしては常用では不要だと思いっています。むしろアイソレーションを重視したほうが良い結果になるのではと考えています。
WM8805のクロック制御は、どうも私が考えていた方法と同じ制御をしているようなので、同期のとれないBDプレイヤーや、TV、PS3等の収容する場合に使う方向で検討してみようと思います。
Si5326の制御は未だできていません。
kou さま
返信削除メディアもインターフェースも自作でなければメーカーお任せモードですからそこにチップがあるから使ってみましたレベルです。
DAWで384KHzはSteinbergは対応していますね。
BD用の録音編集システムなら384Kは欲しいですね。
アイソレーターは最近は標準的に使われていますが一方通行で速度が遅ければ光でも良いような気がします。
クロストークやEMIには電磁式のアイソレーターより強いかもしれません。
WM8805は他のDAIより設計が新しい分性能もアップしている感じですね。
rtm_iino さん
削除私もチップや出来る装置があるので384kHzまで対応してみたいという気持ちはありますが、常用としては176.4kHz/192kHz固定にする予定です。
DAWもですが、オーディオインタフェースは96kHz止まりのものがまだまだ多く、192kHzまでのものが殆どだと思います。高額のものは調べていませんが、20万以下ぐらいのものでは192kHzまでのものしか見たことがありません。
光については、DDC/DAC側がクロックマスターとするために基本送受2本が原則で、それが出来ないCDPやTV用にWM8805が次善の策になると考えています。アシンクロナスでDDC/DAC側がクロックマスターとなれるUSBより優位を保つには必須だと思います。
最近USB2でもアイソレーション出来るようにはなってきたようですが、光であれば全く考える必要がありません。
TOSLinkは安価なことが売りで帯域等は厳しいですが、オーディオ装置にもMADIあたりが一般的になれば良いのですが...
kou さま
返信削除ジッタークリーナーのPLLバンド幅は常に狭い方が良いとも限らないようです。
http://www.silabs.com/Support%20Documents/TechnicalDocs/AN513.pdf
JTESTの数字があちこちに出ているのを見て疑問に思う事。
ノイズフロアが理論値に近い値になっていますね。
ループバックテストなのでADCの性能限界で止まるのではないでしょうか？
以前SPDIF-SPDIFでループバックしたらやはりRMAAが理論値を表示しましたが
デジタルでも変調、復調が入るので実際には信号劣化しているはずです。
rtm_iino さん
削除そうですね。ループ帯域を下げるとVCXOのノイズが逆に大きくなるということのようです。
何故そうなるのかはまだよく理解できていませんが、ひとつにはループ帯域を下げるほどVCOのノイズ成分の負帰還量も小さくなるからでしょうか？
Cirrus LogicのCS2000の下記ドキュメントに、同じようなことが書かれています。
http://www.internix.co.jp/products/crystal/pdf/nl96_cirrus.pdf
こいつの場合、DPLLとAPLLの2段構成として、中間にXTALの特性が支配的になるバンドを設けて、DPLLのカットオフ周波数を低く抑えられるようにしています。
Si53xxReferenceManual https://www.silabs.com/Support%20Documents/TechnicalDocs/Si53xxReferenceManual.pdf
のFigure 88～94にSi5326 bandwidth = 120 Hz;とSi5324 bandwidth = 7 Hz.の位相ノイズのプロットが載っていますが、bandwidth = 7 HzのSi5324の方が良い特性を示していると思いますので、きっとSi53xxの場合、bandwidthが低い方が良い特性になるのではないかと思っています。
f3 比較周波数の影響が大きいようなので、こちらも注意が必要です。
ジッタでもオーディオ的に影響が大きいのは、比較的低いジッタ周波数のものだと考えており、それを除去するためにはループ帯域が低い方が有利と考えています。
ただSi53xxの入力にCXOを接続した場合、結局CXOとXTAL、DSPLLの各特性次第の部分もあり、CXOの特性が相対的に良いほどループ帯域は下げないほうが良いのかもしれません。
JTESTについてはよくわかりませんが、”SPDIF-SPDIFでループバックしたらやはりRMAAが理論値を表示”は、DA-ADを経由せず、SRC等データが変わってしまうものが存在しないなら、全く劣化しないので理論値を示すと思います。
kou さま
返信削除ジッタークリーナーのリファレンスを114MHzに取るのか40MHｚに取るのか、あと周波数変換の入力と出力の関係をN倍にするか全く関係無い周波数にするかでもジッター量は変わってくると思います。
位相雑音が少ないオシレーターでもスプリアスはありますのでリファレンスの純度と入力の純度に依存する部分もあると思います。
デジタル回路もアナログなのでドライブ電力によって特性変わりますから最低必要限のドライブで歪まないように伝送すれば少しは良くなると思います。
私の場合はリファレンスはLVDSと水晶の両方のパターンを載せて、入力をシングルエンド固定にしたのですが、
入出力はLVDS、DCカップリングが一番使い勝手は良いですね。
rtm_iinoさん
返信削除AN591 http://www.silabs.com/Support%20Documents/TechnicalDocs/AN591.pdf を見て approved 3rd overtone 114.285 MHZ crystals からAbracon ABM8–114.285 MHz–D2X–Tを選んでいます。
>私の場合はリファレンスはLVDSと水晶の両方のパターンを載せて、入力をシングルエンド固定にしたのですが、
構成がよくわからりませんが、シングルエンドは出力でしょうか？
LVDSはACカップリングのほうが良いような記述をSilabのドキュメントのどこかで見たためACカップリングにしています。
kou さま
返信削除私もDigikeyで販売している水晶でAbraconとConnorの20ppm品の物を使いました。
シングルエンドはクロック入力です。
手持ちのオシレーターをLVDSにするという発想は最初無くて、CCHD-957や他のオシレーターで３．３V CMOSレベルを入れられるようにしました。
ジッタークリーナーの出力はCMOSと差動出力に設定できますがACカップリングにするとCMOS設定なのにACで出てきます。
Si5317の場合CMOSは出力を合成して出すような回路図が出ていますがドライブ能力不足という事もないので
４出力CMOSか、２出力LVDSを兼用で使いたい場合はDCカップルしないと使えません。
水晶と外部ク差動、シングルエンド兼用パターンは浮遊容量が増えるのでパターンカットで選ぶよりは水晶発振子専用と外部クロック専用に
作り分けする方が良い結果になると思います。
Si5317の自作基板とSi5327-EVBでは波形はSi5317の方が綺麗です。
信号のパスが短いのとマイコンが載っていない等の差はあるようですね。
EVBはマイコンのI2Cはアイソレートしていませんし、共通電源です。
Si5317はワードクロックの44.1KHｚをジッタークリーニングできないのでワードクロックからBCK,MCKを作るには
Si5326など20KHzから使えてマルチプライヤ入りでないと無理です。
入力クロックの純度が高いなら100MHz程度ならSi5338で逓倍してもあまり遜色はないと思います。
rtm_iino さん
削除４出力CMOSにしても遜色ないというのは良いですね。DACのモノマルチに対してSi5326１個でも構成できることになります。
クロックラインは色々な使用形態を考慮して、余分なスタブや配線長が長くならないようにするのが肝要だと思います。